JPH0377546U - - Google Patents
Info
- Publication number
- JPH0377546U JPH0377546U JP13848089U JP13848089U JPH0377546U JP H0377546 U JPH0377546 U JP H0377546U JP 13848089 U JP13848089 U JP 13848089U JP 13848089 U JP13848089 U JP 13848089U JP H0377546 U JPH0377546 U JP H0377546U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- data
- signal
- buffer register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims 3
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Description
第１図はこの考案の一実施例を示す回路図、第
２図は従来のデータ受信回路の一例を示す回路図
である。 図において、１……論理積回路、２……否定回
路、３……フリツプ・フロツプ、４……バツフア
・レジスタ、５……パリテイ・チエツカー、６…
…遅延回路、７……否定論理積回路である。なお
、図中同一符号は同一又は相当部分を示す。
２図は従来のデータ受信回路の一例を示す回路図
である。 図において、１……論理積回路、２……否定回
路、３……フリツプ・フロツプ、４……バツフア
・レジスタ、５……パリテイ・チエツカー、６…
…遅延回路、７……否定論理積回路である。なお
、図中同一符号は同一又は相当部分を示す。
Claims (1)
- 送信装置がデータ出力するデータ線をデータ入
力部に接続し、データ線上のデータを読み込む複
数のクロツク入力を有し、クロツク入力の１つを
送信装置の出力するデータ送信信号とするバツフ
ア・レジスタ、このバツフア・レジスタの出力を
入力とするパリテイ・チエツカー、上記データ送
信信号と内部状態信号を入力とする論理積回路、
この論理積回路の出力をセツト入力および否定回
路出力より得られるデータ送信信号の反転出力信
号をリセツト入力とするフリツプ・フロツプ、こ
のフリツプ・フロツプのセツト出力を送信装置へ
データ受信信号として通知するデータ受信回路に
おいて、パリテイ・チエツカーの出力信号が無意
から有意へ変化するとき一定時間遅延した信号と
その反転した信号を出力する遅延回路、この遅延
回路の反転出力信号とパリテイ・チエツカーの出
力信号を入力とする否定論理積回路とを設け、遅
延回路の正出力信号をバツフア・レジスタの第２
のクロツク入力に接続し、否定論理積回路出力を
前記論理積回路の入力に追加したことを特徴とす
るデータ受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13848089U JPH0377546U (ja) | 1989-11-29 | 1989-11-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13848089U JPH0377546U (ja) | 1989-11-29 | 1989-11-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0377546U true JPH0377546U (ja) | 1991-08-05 |
Family
ID=31685576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13848089U Pending JPH0377546U (ja) | 1989-11-29 | 1989-11-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0377546U (ja) |
-
1989
- 1989-11-29 JP JP13848089U patent/JPH0377546U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6046076U (ja) | 断線検知機能付きセンサ信号送受回路 | |
| JPS5591033A (en) | Information processor which reports propriety of interruption | |
| JPS60104934U (ja) | デ−タ伝送装置 | |
| JPH03120148U (ja) | ||
| JPH0322447U (ja) | ||
| JPH01174952U (ja) | ||
| JPS60145753U (ja) | 非同期確認補助回路 | |
| JPS57125425A (en) | System for information transmission | |
| JPS621268U (ja) | ||
| JPS5674753A (en) | Concurrence processing circuit | |
| JPS5850755U (ja) | 信号断検出回路 | |
| JPH0420142U (ja) | ||
| JPS6047349U (ja) | 異常送信停止回路 | |
| JPH0264232U (ja) | ||
| JPS582039U (ja) | クロツク受信回路 | |
| JPS61216192A (ja) | メモリ−書き込み方式 | |
| JPS62158535U (ja) | ||
| JPS5858648U (ja) | 信号授受装置 | |
| JPS59189336U (ja) | 入力回路 | |
| JPS58194556U (ja) | 信号検査制御回路 | |
| JPH0473228U (ja) | ||
| JPS60170857U (ja) | 非同期信号受信装置 | |
| JPS6429028A (en) | Satellite propagation delay time simulator device | |
| JPS6047061U (ja) | 双方向信号制御回路 | |
| JPH0396042U (ja) |