JPH0420142U - - Google Patents
Info
- Publication number
- JPH0420142U JPH0420142U JP6191290U JP6191290U JPH0420142U JP H0420142 U JPH0420142 U JP H0420142U JP 6191290 U JP6191290 U JP 6191290U JP 6191290 U JP6191290 U JP 6191290U JP H0420142 U JPH0420142 U JP H0420142U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuits
- interrupt
- outputs
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 230000000630 rising effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Description
第１図はこの考案の一実施例による割込信号発
生回路を示す回路図、第２図ａ〜ｅおよび第３図
ａ〜ｇはいずれも本実施例の回路の動作例を説明
するためのタイミグチヤート、第４図は従来の割
込信号発生回路、第５図ａ〜ｃ、第６図ａ〜ｅ及
び第７図ａ〜ｅはいずれも従来の回路の問題点を
説明するためのタイミングチヤートである。 図において、１１〜１Ｎは外部入力端子、２１
〜２Ｎは記憶回路、５１〜５Ｎは入力バツフア、
３１〜３Ｎは比較回路、４はＯＲゲート、９１〜
９Ｎはリセツト機能付きの補助記憶回路、１１１
〜１１ＮはＮＡＮＤゲート、１２はラツチ回路、
１３はインバータゲートである。なお、各図中同
一符号は同一または相当部分を示す。
生回路を示す回路図、第２図ａ〜ｅおよび第３図
ａ〜ｇはいずれも本実施例の回路の動作例を説明
するためのタイミグチヤート、第４図は従来の割
込信号発生回路、第５図ａ〜ｃ、第６図ａ〜ｅ及
び第７図ａ〜ｅはいずれも従来の回路の問題点を
説明するためのタイミングチヤートである。 図において、１１〜１Ｎは外部入力端子、２１
〜２Ｎは記憶回路、５１〜５Ｎは入力バツフア、
３１〜３Ｎは比較回路、４はＯＲゲート、９１〜
９Ｎはリセツト機能付きの補助記憶回路、１１１
〜１１ＮはＮＡＮＤゲート、１２はラツチ回路、
１３はインバータゲートである。なお、各図中同
一符号は同一または相当部分を示す。
Claims (1)
- 複数の入力端子に印加される入力信号をそれぞ
れ記憶する複数の記憶回路とこれら複数の記憶回
路の出力と前記入力信号とをそれぞれ比較し出力
する複数の比較回路を備え、これら複数の比較回
路の出力の不一致をゲート回路にて検出し割込要
求信号を中央処理装置に出力する割込信号発生回
路において、前記複数の比較回路のそれぞれの出
力の立上がりを検出して有意信号を前記ゲート回
路に出力すると共に、前記中央処理装置からの前
記入力信号を読み出す際のリード信号が有意であ
るときにその記憶内容が消去される複数の補助記
憶回路を設けたことを特徴とする割込信号発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6191290U JPH0420142U (ja) | 1990-06-11 | 1990-06-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6191290U JPH0420142U (ja) | 1990-06-11 | 1990-06-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0420142U true JPH0420142U (ja) | 1992-02-20 |
Family
ID=31590589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6191290U Pending JPH0420142U (ja) | 1990-06-11 | 1990-06-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0420142U (ja) |
-
1990
- 1990-06-11 JP JP6191290U patent/JPH0420142U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0408353A2 (en) | Semiconductor integrated circuit | |
| JPH0420142U (ja) | ||
| JPH0193928A (ja) | ダイナミック方式プログラマブルロジックアレイ | |
| JPH0267414U (ja) | ||
| JPS6020695U (ja) | 入力信号検出回路 | |
| JPH0221823U (ja) | ||
| JPH0191959U (ja) | ||
| JPH0377546U (ja) | ||
| JPS5847945U (ja) | 要求信号処理回路 | |
| JPS618890U (ja) | 刻時信号受信装置 | |
| JPH03106600U (ja) | ||
| JPS6454440U (ja) | ||
| JPS62175352U (ja) | ||
| JPS62191000U (ja) | ||
| JPH0270252U (ja) | ||
| JPH0398535U (ja) | ||
| JPH0218149U (ja) | ||
| JPH0441672U (ja) | ||
| JPH0433146U (ja) | ||
| JPS62175499U (ja) | ||
| JPH0428351U (ja) | ||
| JPS593385U (ja) | 信号処理回路 | |
| JPS62199858U (ja) | ||
| JPS6284231U (ja) | ||
| JPH0392830U (ja) |