JPH0378832A - デ―タ処理装置 - Google Patents

デ―タ処理装置

Info

Publication number
JPH0378832A
JPH0378832A JP21658989A JP21658989A JPH0378832A JP H0378832 A JPH0378832 A JP H0378832A JP 21658989 A JP21658989 A JP 21658989A JP 21658989 A JP21658989 A JP 21658989A JP H0378832 A JPH0378832 A JP H0378832A
Authority
JP
Japan
Prior art keywords
instruction
data type
comparison
flag
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21658989A
Other languages
English (en)
Inventor
Kanee Kimura
木村 兼江
Wasaku Kawagome
河込 和作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21658989A priority Critical patent/JPH0378832A/ja
Publication of JPH0378832A publication Critical patent/JPH0378832A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Executing Special Programs (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、例えばLISP言語処理系等のデータ処理装
置に関する。
(従来の技術) 従来、複素数値をデータ型として示す機能を有する言語
処理系のデータ処理装置には、データ型の判定を命令実
行時に行なう方式がある。このような方式において、数
値データの大小比較の比較演算を行なう場合に、複素数
の大小比較は数学的に意味がないので、複素数を対象と
した大小比較演算が実行しないような処理または誤って
実行した場合にそれを検出して適切な処理を行なう必要
がある。
従来では、第3図のフローチャートに示すように、大小
比較演算(ステップS3)を独立した処理単位とした場
合に、オペランドのデータ型が複素数であるか否かを検
出する処理(ステップSl。
S2)が行なわれている。しかしながら、前記のような
方式では、複素数のデータ型を有しない言語処理系にお
いて一般的である最適化の処理、即ち例えば1つの比較
命令の結果を複数の比較命令の実行の際に利用する処理
を実行することは困難となる。
(発明が解決しようとする課題) 従来の複素数値をデータ型として示す機能を有する言語
処理系の装置では、数値データの大小比較の比較演算を
行なう場合に、複素数を対象とした大小比較演算を実行
しない処理が必要となる。
このため、例えば1つの比較命令の結果を複数の比較命
令の実行の際に利用するような最適化の処理は困難とな
り、複素数のデータ型を有しない言語処理系に対して、
数値比較演算の処理速度が低下する欠点がある。
本発明の目的は、複素数値をデータ型として示す機能を
有する言語処理系において、数値比較演算を効率的に実
行することがデータ処理装置を提供することにある。
C発明の構成コ (課題を解決するための手段と作用) 本発明は、複素数値をデータ型として示す機能を有し、
データ型の判定を命令実行時に行なう例えばLISP言
語処理系のデータ処理装置において、 比較演算命令の実行時に、オペランドのデータ型を判定
し、少なくとも一方のオペランドのデータ型が複素数値
の場合にコンディションコードの特定フラグをコンディ
ションコードレジスタにセットするフラグセット手段及
び条件分岐命令の実行時に、コンディションコードレジ
スタに特定フラグがセットされている場合に、処理を中
断するための割込み信号(トラップ)を発生する制御手
段を備えた装置である。
このような構成により、複素数のデータ型を有しない言
語処理系と同様に比較演算命令及び条件分岐命令を配置
でき、結果的に数値比較演算の処理速度の向上を図るこ
とが可能となる。
(実施例) 以下図面を参照して本発明の詳細な説明する。第1図は
同実施例に係わるデータ処理装置に使用される条件分岐
制御回路の構成を示すブロック図である。第1図に示す
ように、同実施例の回路には、割込み処理を含めた命令
実行サイクルを制御するためのシーケンサ10.比較演
算命令の実行結果を保持するためのコンディションコー
ドレジスタ(条件フラグレジスタ) 11、命令を解読
するための命令デコーダ12及びアンド回路13.オア
回路14の各論理ゲート回路が設けられている。
同実施例の条件フラグレジスタ11には、通常使用され
るフラグZ(ゼロ)、フラグN(負)、フラグV(オー
バーフロー)、フラグC(桁上げ発生)以外に、オペラ
ンドのデータ型が複素数値であることを指示するための
フラグPが格納される。
ここで、同実施例では、第2図に示すように、1語のデ
ータ表現は、データ型(整数、複素数等)を示すタグ部
20及び値または他のデータ構造のポインタ(アドレス
)を示すデータ部21からなる。
次に、同実施例の動作を説明する。先ず、本発明のデー
タ処理装置は、複素数値のデータ型を有し、比較演算命
令の実行時に、その命令を構成するオペランドのデータ
型を判定する。この判定結果により、オペランド(複数
のオペランドの少なくとも一方)のデータ型が複素数値
を示すものであれば、第1図に示す条件フラグレジスタ
11のフラグPをセットする。いずれのオペランドもデ
ータ型が複素数値を示すものでなければ、条件フラグレ
ジスタ11のフラグPはリセットの状態である。
ここで、フラグPは、算術演算の実行等の際に、条件フ
ラグレジスタ11の他のフラグ(C,V、N。
2)と同一のタイミングで更新(リセット)される。
次に、条件分岐制御回路により、比較演算命令の実行結
果に基づいて、次の命令を決定する条件分岐命令の実行
に移行する。この条件分岐命令の実行では、命令デコー
ダ12から参照する分岐条件フラグ(フラグ2を除くフ
ラグC,V、N)がオア回路14へ出力される。即ち、
条件分岐命令の命令コードには、分岐条件を決定するた
めのフラグZ以外のフラグからなる条件マスクが指定さ
れている。このオア回路14から分岐条件フラグが、ア
ンド回路13の一方の入力端子に出力される。
一方、条件フラグレジスタ11には、比較演算命令の実
行結果であるフラグ(C,V、N、Z)及び複素数値の
データ型の判定結果を示すフラグPがセットされている
。条件フラグレジスタ11の7ラグZ以外のフラグは、
アンド回路13の他方の入力端子に出力される。これに
より、アンド回路13は、命令デコーダ12からの条件
マスクの一致及びフラグPがセットされていれば、処理
を中断させるためのトラップ(割込み信号)をシーケン
サlOへ出力する。
このようにして、条件分岐命令の実行時に、比較演算命
令の実行結果及び条件分岐命令により指定される条件マ
スク(分岐条件フラグ)とが一致する条件が成立し、か
つフラグP(特定フラグ)がセットされていれば、アン
ド回路13から処理を中断させるためのトラップが出力
される。このトラップにより、複素数値の大小比較を実
行するような不都合な比較演算処理を検出し、この比較
演算処理に基づいた処理を中断させることが可能となる
。
[発明の効果] 以上詳述したように本発明によれば、複素数値をデータ
型として示す機能を有する言語処理系において、比較演
算命令の実行時に複素数値のデータ型の判定結果に基づ
いて、条件分岐命令の実行時に複素数値の大小比較を実
行するような不都合な比較演算処理を検出し、この比較
演算処理に基づいた処理を中断させることができる。
したがって、従来のように比較演算の実行時に複素数値
をデータ型を検出する処理を不要にすることができる。
これにより、例えば1つの比較命令の結果を複数の比較
命令の実行の際に利用するような最適化の処理が可能と
なり、結果的に複素数値をデータ型として示す機能を有
する言語処理系の数値比較演算を効率的に実行すること
ができるものである。
【図面の簡単な説明】
第1図は本発明の実施例に係わる条件分岐制御回路の構
成を示すブロック図、第2図は同実施例のデータ表現を
説明するための概念図、第3図は従来の方式を説明する
ためのフローチャートである。 lO・・・シーケンサ、11・・・コンディションコー
ドレジスタ、■2・・・命令デコーダ。

Claims (1)

  1. 【特許請求の範囲】 複素数値をデータ型として示す機能を有し、前記データ
    型の判定を命令実行時に行なうデータ処理装置において
    、 比較演算命令の実行時に、オペランドのデータ型を判定
    し、少なくとも一方のオペランドのデータ型が複素数値
    の場合にコンディションコードの特定フラグをコンディ
    ションコードレジスタにセットするフラグセット手段と
    、 条件分岐命令の実行時に、前記コンディションコードレ
    ジスタに前記特定フラグがセットされている場合に、処
    理を中断するための割込み信号を発生する制御手段とを
    具備したことを特徴とするデータ処理装置。
JP21658989A 1989-08-23 1989-08-23 デ―タ処理装置 Pending JPH0378832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21658989A JPH0378832A (ja) 1989-08-23 1989-08-23 デ―タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21658989A JPH0378832A (ja) 1989-08-23 1989-08-23 デ―タ処理装置

Publications (1)

Publication Number Publication Date
JPH0378832A true JPH0378832A (ja) 1991-04-04

Family

ID=16690790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21658989A Pending JPH0378832A (ja) 1989-08-23 1989-08-23 デ―タ処理装置

Country Status (1)

Country Link
JP (1) JPH0378832A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980024622A (ko) * 1996-09-13 1998-07-06 다까노 야스아끼 프로그램 실행 방법 및 그 방법을 이용한 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980024622A (ko) * 1996-09-13 1998-07-06 다까노 야스아끼 프로그램 실행 방법 및 그 방법을 이용한 장치

Similar Documents

Publication Publication Date Title
EP0331372B1 (en) Method of and apparatus using floating point execption signals for controlling several processors
JPS62226232A (ja) 分岐先アドレス算出回路
JP2513765B2 (ja) パイプライン処理における条件分岐制御方式
JP2557629B2 (ja) 割込方式
JP3658879B2 (ja) パイプライン計算機
JP2503210B2 (ja) マイクロプログラム制御装置
JPH0651955A (ja) 浮動小数点演算機能を持つ情報処理装置
JPS6373335A (ja) 情報処理装置
JPH02148140A (ja) 情報処理装置における条件分岐制御方式
US20250390304A1 (en) Systems and methods for executing an instruction by an arithmetic logic unit pipeline
JPS63247834A (ja) 浮動小数点関数擬似命令処理方法
JPH03196220A (ja) 情報処理装置
JPH0236422A (ja) プログラム例外処理方式
JPS60178524A (ja) 1チツプマイクロコンピユ−タ
JPH05224926A (ja) 条件分岐命令制御方式
JPS62113239A (ja) マイクロ命令生成方式
JPS638841A (ja) 割込み受取り装置
JPH0398163A (ja) ベクトルデータ処理装置
JPH0512007A (ja) データ処理方式
JPH0259961A (ja) 情報処理装置
JPS63221428A (ja) デ−タ処理装置
JPH0340013A (ja) 中央演算処理装置
JPH01319863A (ja) ベクトルマスク制御方式
JPH01223565A (ja) 情報処理装置
JPS63187332A (ja) 演算処理装置