JPH037963B2 - - Google Patents

Info

Publication number
JPH037963B2
JPH037963B2 JP59096502A JP9650284A JPH037963B2 JP H037963 B2 JPH037963 B2 JP H037963B2 JP 59096502 A JP59096502 A JP 59096502A JP 9650284 A JP9650284 A JP 9650284A JP H037963 B2 JPH037963 B2 JP H037963B2
Authority
JP
Japan
Prior art keywords
time
terminal device
circuit
portable terminal
battery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59096502A
Other languages
English (en)
Other versions
JPS60241116A (ja
Inventor
Tetsuya Nagayama
Tadahiko Hashimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59096502A priority Critical patent/JPS60241116A/ja
Publication of JPS60241116A publication Critical patent/JPS60241116A/ja
Publication of JPH037963B2 publication Critical patent/JPH037963B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は携帯型端末装置に係り、特に常時バツ
テリ電圧が印加されているCMOS集積回路で構
成された携帯型端末装置に関する。
〔発明の背景〕
一般的な携帯型端末装置は、第1図にその外観
を示すように、外からみるとプリンタ2、液晶表
示器3、キーボード4、上位計算機とリンケージ
するためのインターフエイスコネクタ5等から成
つている。そしてその内部のデータ用RAM(電
源を切るとその内容も消えてしまう)のバツクア
ツプ用電源と制御回路の電源を同一のものにする
ためと、電源スイツチ切り忘れによるバツテリの
浪費防止と、データ処理中に電源スイツチを切つ
たときの回路の誤動作を防止するために、手動操
作による電源スイツチを設けないものが多かつ
た。このように電源スイツチを設けない場合の制
御ブロツクの従来例を第2図に示す。同図におい
て、端末全体の制御はマイクロプロセツサ6によ
り行われ、各回路への電力はバツテリ7から供給
される。割込制御回路8は各入出力回路から発せ
られる割込要求信号を選択し、マイクロプロセツ
サ6がこれを読み出すことによつて割込が行われ
る。割込要因は、第2図の場合、キーボード4を
キーインしたときに発せられるキーイン割込信号
31、シリアルインターフエース回路12より発
せられる伝送割込信号34、バツテリ7の電圧が
4.5Vになつたときにバツテリアラーム回路9か
ら発せられるバツテリアラーム割込信号36、プ
リンタ2からのデータ転送要求割込信号35の4
つがある。ROM10は端末の制御を行うための
プログラムを格納するものである。RAM11
は、シリアルインターフエース回路12あるいは
キーボード4より入力されたデータを格納すると
ころである。リアルタイムクロツク14は、マイ
クロプロセツサ6とは独立して実時間をカウント
するもので、必要に応じてマイクロプロセツサが
実時間を読みとる。液晶表示器3は必要に応じて
データあるいは端末の内部状態を表示するもので
ある。キーボード制御回路15はキーボード4の
あるキーがキーインされたときに、割込制御回路
8に対して割込要求信号31を発し、キーボード
4の状態をマイクロプロセツサ6が読みとれる形
に変換するものである。キーインタイムアウト検
出回路16は、キーボード制御回路15から発せ
られるキーイン割込信号31によつて起動して、
クロツク回路17の動作を開始させるものであ
る。クロツク回路17は装置全体にクロツク信号
を供給する。リセツト回路18は、キーインタイ
ムアウト検出回路16からの信号を遅延させ、マ
イクロプロセツサ6を所定のプログラムアドレス
から起動させる。キーインタイムアウト検出回路
16は、動作を開始してからキーインタイムアウ
ト信号を出力する前にキーイン信号が再び入力さ
れた場合は、その時刻からカウントを開始するの
で、タイムアウトの設定時間より短かい時間間隔
でキーイン信号31が入力されれば、マイクロプ
ロセツサ6は動作しつづける。以上の装置内の集
積回路はシリアルインターフエース回路12の一
部を除いてすべてCMOS構造のもので構成され
ている。
上記構成から成る従来の携帯型端末装置の動作
を第3図を用いて簡単に説明する。クロツク回路
17の動作が停止している状態では、装置内のす
べての電気信号はハイレベルかロウレベルに固定
されているため、CMOS構造の各回路にはわず
かなリーク電流しか流れず、電源スイツチをオフ
にした状態とほぼ同じになり、且つデータRAM
11の内容は保持されている。この状態で時刻t1
またはt3にキーインするとクロツク回路17の動
作が開始し、マイクロプロセツサ6が動作し始
め、少し遅れた時刻t2またはt4にリセツト回路1
8により所定のアドレスからプログラムが起動さ
れる。このとき、キーボードコントロール回路1
5からキーイン割込信号31が発生しているた
め、マイクロプロセツサ6はキーボードコントロ
ール回路15を読みどのキーがキーインされたか
を知り、所定の処理を実行する。クロツク回路1
7が動作している間に第3図の時刻t5に於るよう
に再びキーインされると、キーインタイムアウト
検出回路16はその時点から起動され、クロツク
回路17は動作を続ける。キーインをしない状態
でキーインタイムアウト検出回路16の設定時間
Tを過ぎる(第3図t6,t7)と、クロツク回路1
7の動作は停止しスタンバイ状態となる。
キーインタイムアウト検出回路16とクロツク
回路17の具体例を第4図に示す。キーインタイ
ムアウト検出はワンシヨツト回路20によつて行
われる。キーイン割込信号31によつてワンシヨ
ツト回路20はトリガされ、クロツク回路17の
ナンドゲート23が開かれ動作を開始する。抵抗
21、及びコンデンサ22によつて設定された時
間Tになるとナンドゲート23が閉じられクロツ
クは停止する。
ところで、以上のような従来の携帯型端末装置
によれば、1回のキーインに対する一連の処理時
間がキーインタイムアウト検出回路16の設定時
間Tによりハード的に固定されてしまい問題があ
つた。通常キーインタイムアウト時間Tは1分程
度に設定されるが、プリンタ印字時間やシリアル
データ伝送時間は1分を越えることがしばしばあ
る。この動作時間に応じてタイムアウト検出時間
Tを長くしたのでは、他の処理時間の短かい場合
(通常処理時間は数ミリ秒程度である)処理が終
つてからもしばらく動作をつづけるためのバツテ
リが無駄に消費される。又、例えば、スタンバイ
状態のときにバツテリの電圧が低下してバツテリ
アラーム回路9からバツテリアラーム割込が発せ
られても、従来方式によれば装置の起動がキーイ
ンのみでしかできなかつたためにマイクロプロセ
ツサ6は停止しているため、いつバツテリアラー
ムが発生したか判らず、データRAMの内容が保
持されているかどうか装置を動作させてみる迄判
らないという問題があつた。
特公昭56−25703号公報は、再トリガ方式のマ
ルチバイブレータを用い、キーインが一定時間生
じなかつた場合に電源をオフする節電方式におい
て、キーインによりトリガに加えて内部回路から
の出力パルスによりトリガを加える技術を開示す
る。しかし、上記公報記載の技術では、演算時間
の長短に対し、セツトリセツト時間幅を変えるこ
とで対応しており、実際の演算時間とセツトリセ
ツト時間幅との差がある場合には、電力の無駄は
避けられなかつた。
〔発明の目的〕
本発明の目的は、上記した従来技術の欠点をな
くし、無駄な動作によつてバツテリ電力を浪費せ
ずかつ必要な動作時間の間はタイムアウトせずに
作動し、またスタンバイ状態であつてもバツテリ
アラームにより起動可能なようにした携帯型端末
装置を提供するにある。
〔発明の概要〕
本発明は、マイクロプロセツサを含む内部回路
の状態がすべて固定されたスタンバイ状態にある
時にキーボードより何らかの符号がキーインされ
ることによつて制御部がトリガされると動作状態
となり、その後予め定められた設定時間以内に再
び上記制御部がトリガされなかつた時にはスタン
バイ状態へ戻るように構成された携帯型端末装置
に、前記マイクロプロセツサ処理動作中は、プロ
グラムの指定によつて、前記設定時間よりも短い
周期で周期的に上記制御部をトリガするためのソ
フトトリガ信号発生手段を備えたことを特徴とす
る。
〔発明の実施例〕
第5図及び第6図は本発明の装置の一実施例を
示すもので、第2図の従来例と異るのは、アドレ
スデコーダ13が設けられ、その出力であるソフ
トトリガ信号39と割込要求信号37が従来とは
異るキーインタイムアウト検出回路16Aへ入力
されていることと、インターフエイスコネクタ5
Aから伝送起動要求割込信号38が出力されてい
ることである(他の割込要因は第2図と同じ)。
他の回路は第2図と同じであつて同じ符号が付さ
れており、動作も同様である。
第6図はキーインタイムアウト検出回路16A
とクロツク回路17の詳細を示す。この回路16
Aは、第4図のキーインタイムアウト検出回路1
6にオアゲート19を付加したものである。この
回路16Aのキーインタイムアウト時間Tは従来
と同じく抵抗器21、コンデンサ22により設定
される。しかしプログラムで設定時間を長くする
ソフトトリガ信号39及びマイクロプロセツサ6
に対する割込要求信号37がオアゲート19へ入
力され、その出力とキーイン信号31が更にオア
されており、その出力の立下りエツジによつて再
トリガ可能なワンシヨツト回路20は起動され
る。従つて、ワンシヨツト回路20は、ソフトト
リガ信号39、割込要求信号37、キーイン割込
信号31のいずれによつても起動されてその出力
28はハイレベルとなりクロツク回路17が動作
を開始もしくは継続させることができる構成とな
つている。また、インターフエイスコネクタ5A
からの割込信号38は、端子Aを例えばローレベ
ルに固定し、コネクタが接続されたらこのローレ
ベルの電圧が信号38として出力される。
以上の実施例の動作を第7図のタイムチヤート
を用いて説明する。時刻t1,t2に示すようにキー
ボード4をキーインすると、キーボード制御回路
15からキーイン割込信号31が発せられると同
時キーインタイムアウト検出回路16Aが起動さ
れクロツク回路17が動作を開始してスタンバイ
状態が解除される。処理時間がタイムアウト設定
時間Tより短かいときはそのままの状態にしてお
けばキーインタイムアウト信号によりクロツク回
路17は停止しふたたびスタンバイ状態となる。
処理時間がタイムアウト設定時間より長ければ、
処理中にある特定のアドレスを設定時間Tより短
い周期で周期的にアクセスするようにプログラム
しておき、このアクセスによつてアドレスデコー
ド回路13が起動され、ここからソフトトリガ信
号39が発せられてワンシヨツト回路20が再ト
リガされ(この状況は第7図では示していない)、
タイムアウト設定時間が等価的に長くなる。そし
て処理が終了すれば周期的再トリガも中止するの
で、スタンバイ状態となる。次にプリンタが動作
している時には、プリンタ割込信号35が時刻t7
〜t10に示したように周期的(その周期もTより
小、以下同様)にプリンタ側から出力されるよう
にしておき、この信号35によつてソフトトリガ
と同様ワンシヨツト回路20を再トリガする。従
つてプリンタが動作している限り端末はスタンバ
イ状態になることはなく、動作が終ればスタンバ
イになる。シリアルインターフエース回路12が
動作しているときも同様であつて、時刻t3〜t6
時点に伝送割込信号34が周期的に発せられるた
め、シリアルインターフエース回路12が動作し
ている限り端末がスタンバイ状態になることはな
い。端末がスタンバイ状態のときにバツテリアラ
ームが発生した場合(t=t11)には、バツテリ
アラーム回路9からバツテリアラーム割込信号3
6が発せられ、割込制御回路8からマイクロプロ
セツサ6に対して割込要求信号37が発せられ
る。この割込要求信号によつてワンシヨツト回路
20が起動されスタンバイ状態が解除される。従
つてマイクロプロセツサ6は割込要求があるのを
検知し、割込制御回路3を読んでバツテリアラー
ム割込が有るのを知る。このときプリンタにバツ
テリアラーム発生と日付・時刻を印字するプログ
ラムを用意してこれを起動するようにしておけ
ば、バツテリアラームが発生したときに、端末が
だれもいない所に放置されていたとしても、バツ
テリアラーム発生後の経過時間が判るためデータ
RAM11のデータの保持状態が判る。なおこの
処理に必要な日付・時刻等はリアルタイムクロツ
ク14をアクセスすることにより知ることができ
る。また、バツテリ7の電圧が低したためこれを
充電するような時には、回路はむろんスタンバイ
状態とされるがこの充電によつて規定電圧以上に
なつたことをバツテリアラーム回路9により検出
した時も当該回路9より割込信号36を出して装
置をスタンバイ状態から解除し、動作させるよう
にすることもできる。インターフエースコネクタ
5Aにケーブルを接続した場合には、その接続に
よつて割込信号38が出力されるから、これによ
つて端末のスタンバイ状態が解除される。そこで
マイクロプロセツサはこの割込みに対してはシリ
アル伝送のためのプログラムを起動することがで
き、このためのキー操作を必要としない。
〔発明の効果〕
本発明によれば、キーインタイムアウトの設定
時間を、プログラム処理時間、入出力装置の応答
時間に応じて必要なだけ等価的に延長することが
できるので、動作時間に制限がなくなると同時
に、プログラム処理終了後や入出力装置の応答終
了後は無駄に動作状態を維持することがなく、不
必要なバツテリの浪費もなくすことができる。
又、スタンバイ状態からの解除手段が、キーボー
トだけでなくバツテリの状態及び外部端子接続に
よつてもできるので、端末の動作を自動的にスタ
ートさせられるという効果がある。
【図面の簡単な説明】
第1図は一般的な携帯型端末装置の外観図、第
2図は従来の携帯型端末装置の制御ブロツク図、
第3図は第2図の装置の動作タイムチヤート、第
4図は従来のキーインタイムアウト検出回路とク
ロツク回路を示す図、第5図は本発明の一実施例
を示す制御ブロツク図、第6図は本発明のキーイ
ンタイムアウト検出回路とクロツク回路の一実施
例を示す図、第7図は第5図、第6図の実施例の
動作タイムチヤートである。 1……携帯型端未装置、2……プリンタ、4…
…キーボード、5A……インターフエースコネク
タ、6……マイクロプロセツサ、7……バツテ
リ、8……割込制御回路、9……バツテリアラー
ム回路、12……シリアルインターフエース回
路、13……アドレスデコード回路、14……リ
アルタイムクロツク、15……キーボード制御回
路、16A……キーインタイムアウト検出回路、
17……クロツク回路、18……リセツト回路、
19……オアゲート、20……ワンシヨツト回
路、21……抵抗器、22……コンデンサ、23
……ナンドゲート、37……割込要求信号、38
……伝送起動要求割込信号、39……ソフトトリ
ガ信号。

Claims (1)

  1. 【特許請求の範囲】 1 マイクロプロセツサを含む内部回路の状態が
    すべて固定されたスタンバイ状態にある時にキー
    ボードより何らかの符号がキーインされることに
    よつて制御部がトリガされると動作状態となり、
    その後予め定められた設定時間以内に再び上記制
    御部がトリガされなかつた時にはスタンバイ状態
    へ戻るように構成された携帯型端未装置に於て、
    前記マイクロプロセツサの処理動作中は、プログ
    ラムの指定によつて、前記設定時間よりも短い周
    期で周期的に上記制御部をトリガするためのソフ
    トトリガ信号発生手段を備えたことを特徴とする
    携帯型端末装置。 2 シリアルデータ伝送装置、プリンタ等のキー
    ボード以外の入出力機器が作動中には当該作動中
    の入出力機器から上記設定時間より短い周期で前
    記制御部をトリガするトリガ信号を発生する機能
    を各入出力機器に有せしめたことを特徴とする特
    許請求の範囲第1項記載の携帯型端末装置。 3 外部との接続用のコネクタを、当該コネクタ
    に接続コードが接続された時にその一つの端子か
    ら前記制御部をトリガする信号を出力する構造と
    したことを特徴とする特許請求の範囲第1項記載
    の携帯型端末装置。 4 前記スタンバイ状態の時に電源電圧がある特
    定レベル以下になるとこれを検出して前記制御部
    をトリガする信号を出力するバツテリアラームト
    リガ手段と、該手段のトリガによつてプロセツサ
    が作動し当該トリガの発生時刻と電圧低下を示す
    コメントをプリンタに出力する機能を有せしめた
    ことを特徴とする特許請求の範囲第1項記載の携
    帯型端末装置。 5 電源として充電可能なバツテリが使用されて
    おり、装置がスタンバイ状態にされてバツテリが
    充電されている時に、バツテリ電圧が規定値に達
    して充電が完了したことを検出しかつその時前記
    制御部をトリガする機能を上記バツテリアラーム
    トリガ手段に有せしめたことを特徴とする特許請
    求の範囲第4項記載の携帯型端末装置。
JP59096502A 1984-05-16 1984-05-16 携帯型端末装置 Granted JPS60241116A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59096502A JPS60241116A (ja) 1984-05-16 1984-05-16 携帯型端末装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59096502A JPS60241116A (ja) 1984-05-16 1984-05-16 携帯型端末装置

Publications (2)

Publication Number Publication Date
JPS60241116A JPS60241116A (ja) 1985-11-30
JPH037963B2 true JPH037963B2 (ja) 1991-02-04

Family

ID=14166878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59096502A Granted JPS60241116A (ja) 1984-05-16 1984-05-16 携帯型端末装置

Country Status (1)

Country Link
JP (1) JPS60241116A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782483B2 (en) 1990-03-23 2004-08-24 Matsushita Electric Industrial Co., Ltd. Data processing apparatus
DE69123770T2 (de) 1990-03-23 1997-06-19 Matsushita Electric Ind Co Ltd Hand-Datenverarbeitungsgerät mit reduziertem Leistungsverbrauch
JP5811704B2 (ja) * 2011-09-05 2015-11-11 株式会社リコー 画像形成装置、給電方法、およびプログラム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5858642B2 (ja) * 1979-08-09 1983-12-26 日本電信電話株式会社 光フアイバ端面レンズの作製法

Also Published As

Publication number Publication date
JPS60241116A (ja) 1985-11-30

Similar Documents

Publication Publication Date Title
US6457134B1 (en) Portable computer with differentiated time-out feature
JP3509232B2 (ja) コンピュータシステムおよびその電力管理装置
WO2002012988A9 (en) Method and system for providing gated clock signal to a csr block
JPH0630541B2 (ja) 動作停止及び復帰回路装置
JP3801247B2 (ja) 電気装置再起動回路
JPH037963B2 (ja)
JPH0612376A (ja) 携帯型電子装置
KR100202409B1 (ko) 화상형성장치의 절전모드 진입시간 설정방법
JPH0459645B2 (ja)
JP2997584B2 (ja) 電源制御装置
JP2659206B2 (ja) オートパワーオフ装置
TW200521854A (en) Method for waking up computer system and rapidly initializing application program
JPS63816B2 (ja)
JPH044276Y2 (ja)
JPH06149406A (ja) Cpuクロック切換制御方式
CN106325461B (zh) 一种信息处理方法及电子设备
JPH08234876A (ja) 電子装置
JPS59140572A (ja) 電子機器
JPH096489A (ja) 情報処理装置
JP2529707B2 (ja) 停電検知方式
JPH10271690A (ja) 携帯型電子装置及びその電池充電方法
JP2785997B2 (ja) 情報処理装置の電源投入,切断制御方法
JPS62100803A (ja) プログラマブル・コントロ−ラ
JPH0423019A (ja) 情報処理装置
KR200299465Y1 (ko) 마이크로프로세서의 파워 다운 웨이크 업 회로