JPH037987A - 表示体制御装置 - Google Patents
表示体制御装置Info
- Publication number
- JPH037987A JPH037987A JP1142477A JP14247789A JPH037987A JP H037987 A JPH037987 A JP H037987A JP 1142477 A JP1142477 A JP 1142477A JP 14247789 A JP14247789 A JP 14247789A JP H037987 A JPH037987 A JP H037987A
- Authority
- JP
- Japan
- Prior art keywords
- display
- liquid crystal
- signal
- crt
- display body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 description 27
- 238000010586 diagram Methods 0.000 description 5
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 2
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、表示体の制御機構を有する電子機器に関する
。
。
［従来の技術］
従来の表示体制御装置においては、表示体が混在して使
われる電子機器、例えばカソードレイチューブ（ＣＲＴ
）による表示体と液晶表示体を例に取ると、ＣＲＴ制御
と液晶制御に同一のクロックを用いるか、あるいはそれ
ぞれ独立にクロックを供給する場合は液晶制御のクロッ
クの方がＣＲＴ制御のクロックよりも周波数が低かった
。
われる電子機器、例えばカソードレイチューブ（ＣＲＴ
）による表示体と液晶表示体を例に取ると、ＣＲＴ制御
と液晶制御に同一のクロックを用いるか、あるいはそれ
ぞれ独立にクロックを供給する場合は液晶制御のクロッ
クの方がＣＲＴ制御のクロックよりも周波数が低かった
。
［発明が解決しようとする・課題］
しかし、前述の従来の技術では、同一のクロックを使っ
た場合は、ＣＲＴのクロックを切り替えると液晶のクロ
ックも変わってしまうために、液晶のフレーム周波数が
変わってしまい、表示が見難くなるといった問題や、独
立にクロックを供給した場合でも、液晶制御の基本クロ
ックがＣＲＴの基本クロックよりも周波数を上げられな
いためにフレーム周波数が低くなり、表示がちらつくと
いった問題点があった。
た場合は、ＣＲＴのクロックを切り替えると液晶のクロ
ックも変わってしまうために、液晶のフレーム周波数が
変わってしまい、表示が見難くなるといった問題や、独
立にクロックを供給した場合でも、液晶制御の基本クロ
ックがＣＲＴの基本クロックよりも周波数を上げられな
いためにフレーム周波数が低くなり、表示がちらつくと
いった問題点があった。
本発明は、液晶制御の基本クロックをＣＲＴ制御の基本
クロックよりも高く、独立させることにより、前述で問
題となった従来の技術では見難い表示となってしまうＣ
ＲＴ制御信号からでも、見易い表示機器を提供すること
を目的とする。
クロックよりも高く、独立させることにより、前述で問
題となった従来の技術では見難い表示となってしまうＣ
ＲＴ制御信号からでも、見易い表示機器を提供すること
を目的とする。
［課題を解決するための手段］
本発明は、入力信号として第一表示体の制御信号を用い
、これを第二表示体の制御信号に変換することにより、
第一および第二表示体を共に制御可能とする電子機器に
おいて、前記第一表示体を制御する基本クロック信号と
、これより周波数の高い前記第二表示体を制御する基本
クロック信号をそれぞれ独立に供給することにより、前
記第一表示体のフレーム周波数が変わっても、前記第二
表示体のフレーム周波数が変わらないようにしたことを
特徴とする。
、これを第二表示体の制御信号に変換することにより、
第一および第二表示体を共に制御可能とする電子機器に
おいて、前記第一表示体を制御する基本クロック信号と
、これより周波数の高い前記第二表示体を制御する基本
クロック信号をそれぞれ独立に供給することにより、前
記第一表示体のフレーム周波数が変わっても、前記第二
表示体のフレーム周波数が変わらないようにしたことを
特徴とする。
［実施例コ
そこで、以下に本発明の詳細を図示した実施例に基づい
て説明する。
て説明する。
第１図は、表示体を単なる一例として液晶による表示体
（第二表示体）を例に取り、本発明による液晶表示体制
御装置の一つの例のブロック図で、入力信号はＣＲＴ表
示体（第一表示体）の制御信号１である。このＣＲＴ制
御信号１は、表示データ２と、同期信号３と、基本クロ
ックであるＤＣＬＫ４から成っている。表示データ２は
シリアル→パラレル変換回路５によって、８ビツトごと
に第１ラツチ６にラッチされる。この時、ＣＲＴ系タイ
ミング回路７によって、有効データだけがラッチされる
ようになっている。
（第二表示体）を例に取り、本発明による液晶表示体制
御装置の一つの例のブロック図で、入力信号はＣＲＴ表
示体（第一表示体）の制御信号１である。このＣＲＴ制
御信号１は、表示データ２と、同期信号３と、基本クロ
ックであるＤＣＬＫ４から成っている。表示データ２は
シリアル→パラレル変換回路５によって、８ビツトごと
に第１ラツチ６にラッチされる。この時、ＣＲＴ系タイ
ミング回路７によって、有効データだけがラッチされる
ようになっている。
一方、液晶制御信号は基本クロックであるＣＬＫ８から
作られており、まず、液晶系タイミング回路９によって
スキャンタイミング１６が作られる。このスキャンタイ
ミング１６と、第１ラツチ６のラッチ信号１７との間に
は同期関係がないため、本発明の特徴をなすタイミング
調整回路１０によって、第２ラツチ１１のラッチ信号１
２が作られ、データは第２ラツチにラッチされる。これ
と同時に、タイミング調整回路１０は、ラッチしたこと
を信号線１８によって液晶系タイミング回路９に知らせ
、液晶系タイミング回路９はデータをいったんバッファ
メモリ１３に取り込む。これとは別に液晶系タイミング
回路９は常にデータを読み出しており、読み出されたデ
ータ１９は、液晶制御信号発生回路１４によって液晶制
御信号１５となる。
作られており、まず、液晶系タイミング回路９によって
スキャンタイミング１６が作られる。このスキャンタイ
ミング１６と、第１ラツチ６のラッチ信号１７との間に
は同期関係がないため、本発明の特徴をなすタイミング
調整回路１０によって、第２ラツチ１１のラッチ信号１
２が作られ、データは第２ラツチにラッチされる。これ
と同時に、タイミング調整回路１０は、ラッチしたこと
を信号線１８によって液晶系タイミング回路９に知らせ
、液晶系タイミング回路９はデータをいったんバッファ
メモリ１３に取り込む。これとは別に液晶系タイミング
回路９は常にデータを読み出しており、読み出されたデ
ータ１９は、液晶制御信号発生回路１４によって液晶制
御信号１５となる。
スキャンタイミング１６はラッチ信号１７より速くない
とデータを取りこぼすことになるため、ＣＬＫ８はＤＣ
ＬＫ４より周波数が高くなければならない。このため、
液晶のフレーム周波数はＣＲＴのフレーム周波数よりも
高く設定することができ、また、読み出すときに無効表
示域を増やせば、ＣＲＴのフレーム周波数よりも低く設
定することもてきる。ＣＬＫ８の周波数を、ＤＣＬＫ４
の周波数よりも常に高くなるような値に設定しておけば
、ＣＲＴからのＤＣＬＫの周波数が変わってフレーム周
波数が変わっても、液晶のフレーム周波数は一定とする
ことができる。
とデータを取りこぼすことになるため、ＣＬＫ８はＤＣ
ＬＫ４より周波数が高くなければならない。このため、
液晶のフレーム周波数はＣＲＴのフレーム周波数よりも
高く設定することができ、また、読み出すときに無効表
示域を増やせば、ＣＲＴのフレーム周波数よりも低く設
定することもてきる。ＣＬＫ８の周波数を、ＤＣＬＫ４
の周波数よりも常に高くなるような値に設定しておけば
、ＣＲＴからのＤＣＬＫの周波数が変わってフレーム周
波数が変わっても、液晶のフレーム周波数は一定とする
ことができる。
第２図は、第１図のタイミング調整回路１ｏの一実施例
で、第３図は、第２図の回路におけるタイミングチャー
トである。
で、第３図は、第２図の回路におけるタイミングチャー
トである。
ＣＲＴからの表示データは、８ビット単位でシリアルか
らパラレルに変換され、第３図のように第１ラツチ信号
１７は、ＤＣＬＫ８クロックに１回、半クロックだけア
サートされる。このラッチ信号１７の立ち上がりエツジ
で、第２図のフリップフロップ２１の出力は９２１９９
に保持される。
らパラレルに変換され、第３図のように第１ラツチ信号
１７は、ＤＣＬＫ８クロックに１回、半クロックだけア
サートされる。このラッチ信号１７の立ち上がりエツジ
で、第２図のフリップフロップ２１の出力は９２１９９
に保持される。
一方、液晶系はＣＬＫを基準にフリップフロップ２２．
２３．２４．２５によって、８クロツクサイクルで動作
している。このうち、２２と２５の出力をアンドゲート
２６によってアンドしたものがスキャンタイミング信号
１６であり、第３図のようにＣＬＫ８クロックに１回、
１クロツクの間アサートされる。この時に第１図の第１
ラツチ６にデータがラッチされていれば次のＣＬＫ８の
立ち上がりでフリップフロップ２７の出力は２′１”と
なり、半クロックの間アンドゲート２８は２゛１”とな
る。これが第２ラツチのラッチ信号１２である。
２３．２４．２５によって、８クロツクサイクルで動作
している。このうち、２２と２５の出力をアンドゲート
２６によってアンドしたものがスキャンタイミング信号
１６であり、第３図のようにＣＬＫ８クロックに１回、
１クロツクの間アサートされる。この時に第１図の第１
ラツチ６にデータがラッチされていれば次のＣＬＫ８の
立ち上がりでフリップフロップ２７の出力は２′１”と
なり、半クロックの間アンドゲート２８は２゛１”とな
る。これが第２ラツチのラッチ信号１２である。
第３図のように、ラッチ信号１２は、第１ラツチ信号１
７がアサートされたときだけアサートざれる。ラッチ信
号１２がアサートされると、インバータ２９を通してフ
リップフロップ２１はリセットされる。こうして、フリ
ップフロップ２１は、次の第１ラツチ信号１７にまた備
える。
７がアサートされたときだけアサートざれる。ラッチ信
号１２がアサートされると、インバータ２９を通してフ
リップフロップ２１はリセットされる。こうして、フリ
ップフロップ２１は、次の第１ラツチ信号１７にまた備
える。
第２図において、信号線１８はフリップフロップ２７の
出力をアンドオアゲート３０でループさせて４クロツク
の間＋＋１＋＋を保持させたもので、液晶系タイミング
回路９を通してバッファメモリへの書き込み信号として
使用している。
出力をアンドオアゲート３０でループさせて４クロツク
の間＋＋１＋＋を保持させたもので、液晶系タイミング
回路９を通してバッファメモリへの書き込み信号として
使用している。
第２図において、８クロツクを１サイクルとしているが
、もちろんこれは他の数でもよい。また回路はすべて正
論理で書いであるが、負論理でも同様である。
、もちろんこれは他の数でもよい。また回路はすべて正
論理で書いであるが、負論理でも同様である。
これにより、従来はＣＲＴ系のクロックが基準であった
ために、ＣＲＴのフレーム周波数が変わると液晶のフレ
ーム周波数も変わってしまった上に、ＣＲＴのフレーム
周波数以上に液晶のフレーム周波数を上げられなかった
が、これが本発明によると適切な値で一定とすることが
できるようになり、液晶の表示品質が大きく上がった。
ために、ＣＲＴのフレーム周波数が変わると液晶のフレ
ーム周波数も変わってしまった上に、ＣＲＴのフレーム
周波数以上に液晶のフレーム周波数を上げられなかった
が、これが本発明によると適切な値で一定とすることが
できるようになり、液晶の表示品質が大きく上がった。
本発明による制御装置は第一表示体としてＣＲＴなどの
ライン走査型表示体を例に取り、第二表示体を液晶など
縦横のＸＹマトリックス式による表示体を例に掲げたが
、第一表示体として液晶表示体、第二表示体としてハイ
レゾリュージョンのカラー液晶表示体といった応用例で
も本発明の考え方は同様に使用できるので、他の表示体
でも同様にして応用することができる。
ライン走査型表示体を例に取り、第二表示体を液晶など
縦横のＸＹマトリックス式による表示体を例に掲げたが
、第一表示体として液晶表示体、第二表示体としてハイ
レゾリュージョンのカラー液晶表示体といった応用例で
も本発明の考え方は同様に使用できるので、他の表示体
でも同様にして応用することができる。
［発明の効果コ
以上述べたように、第一表示体（−例としてＣＲＴ表示
体）の種類が変わり、フレーム周波数が変わったとして
も、本発明により第二表示体（−例として液晶表示体）
に複雑な駆動回路を必要とせずに、フレーム周波数が一
定で、ちらつきの少ない、見易い階調表示が可能となる
。
体）の種類が変わり、フレーム周波数が変わったとして
も、本発明により第二表示体（−例として液晶表示体）
に複雑な駆動回路を必要とせずに、フレーム周波数が一
定で、ちらつきの少ない、見易い階調表示が可能となる
。
第１図は本発明の装置の一実施例を示す装置のブロック
図、第２図から第３図は本発明にかかわるそれぞれ略図
であって、第２図は第１図におけるタイミング調整回路
の一実施例を示す回路図、第３図は、第２図における回
路により実現するタイミングの説明図である。 ５ニジリアル→パラレル変換回路 ６：第１ラツチ ７： ＣＲＴ系タイミング回路 ９：液晶系タイミング回路 １０：タイミング調整回路 １１：第２ラツチ １３：バッファメモリ １４：液晶制御信号発生回路 以 上
図、第２図から第３図は本発明にかかわるそれぞれ略図
であって、第２図は第１図におけるタイミング調整回路
の一実施例を示す回路図、第３図は、第２図における回
路により実現するタイミングの説明図である。 ５ニジリアル→パラレル変換回路 ６：第１ラツチ ７： ＣＲＴ系タイミング回路 ９：液晶系タイミング回路 １０：タイミング調整回路 １１：第２ラツチ １３：バッファメモリ １４：液晶制御信号発生回路 以 上
Claims (1)
- 入力信号として第一表示体の制御信号を用い、これを第
二表示体の制御信号に変換することにより、第一および
第二表示体を共に制御可能とする電子機器において、前
記第一表示体を制御する基本クロック信号と、これより
周波数の高い前記第二表示体を制御する基本クロック信
号をそれぞれ独立に供給することにより、前記第一表示
体のフレーム周波数が変わっても、前記第二表示体のフ
レーム周波数が変わらないようにしたことを特徴とする
表示体制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1142477A JPH037987A (ja) | 1989-06-05 | 1989-06-05 | 表示体制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1142477A JPH037987A (ja) | 1989-06-05 | 1989-06-05 | 表示体制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH037987A true JPH037987A (ja) | 1991-01-16 |
Family
ID=15316233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1142477A Pending JPH037987A (ja) | 1989-06-05 | 1989-06-05 | 表示体制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH037987A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5841418A (en) * | 1995-06-07 | 1998-11-24 | Cirrus Logic, Inc. | Dual displays having independent resolutions and refresh rates |
| US6014126A (en) * | 1994-09-19 | 2000-01-11 | Sharp Kabushiki Kaisha | Electronic equipment and liquid crystal display |
| US6046737A (en) * | 1996-02-14 | 2000-04-04 | Fujitsu Limited | Display device with a display mode identification function and a display mode identification method |
-
1989
- 1989-06-05 JP JP1142477A patent/JPH037987A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6014126A (en) * | 1994-09-19 | 2000-01-11 | Sharp Kabushiki Kaisha | Electronic equipment and liquid crystal display |
| US5841418A (en) * | 1995-06-07 | 1998-11-24 | Cirrus Logic, Inc. | Dual displays having independent resolutions and refresh rates |
| US6046737A (en) * | 1996-02-14 | 2000-04-04 | Fujitsu Limited | Display device with a display mode identification function and a display mode identification method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7133035B2 (en) | Method and apparatus for driving liquid crystal display device | |
| US6084561A (en) | Liquid crystal controller and liquid crystal display unit | |
| US6018331A (en) | Frame display control in an image display having a liquid crystal display panel | |
| JPS6273294A (ja) | 画像表示装置 | |
| JPS6334593A (ja) | 多階調表示方法 | |
| EP0354480B1 (en) | Display signal generator | |
| US6822647B1 (en) | Displays having processors for image data | |
| KR940003622B1 (ko) | 화상 신호 처리 장치 | |
| WO2000045364A1 (en) | Liquid crystal driving method and liquid crystal driving circuit | |
| JP2776090B2 (ja) | 画像表示装置 | |
| JPH0667148A (ja) | 液晶パネル駆動回路 | |
| JP2619648B2 (ja) | カラー画像表示制御装置 | |
| JP2521651Y2 (ja) | 画像表示装置の表示回路 | |
| JPS63131176A (ja) | 画像表示装置 | |
| JPH04122985A (ja) | 表示駆動回路 | |
| JPH0728434A (ja) | 画像表示装置 | |
| JPH01280795A (ja) | 薄型表示装置 | |
| JPS61213897A (ja) | 画像表示装置 | |
| JPS6234195A (ja) | 自動位相検出回路 | |
| JPS63298286A (ja) | 表示デバイスの駆動方法 | |
| JPH0713522A (ja) | マトリクス表示制御装置 | |
| JPH08305315A (ja) | 画像信号処理装置、画像信号処理システム及び表示システム | |
| JPH0887247A (ja) | 画像表示装置 | |
| JPH10319919A (ja) | 表示画像データ伝送方式及びその信号処理用ｉｃ | |
| JPH04184485A (ja) | 液晶表示装置の駆動回路 |