JPH0728434A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH0728434A JPH0728434A JP5170121A JP17012193A JPH0728434A JP H0728434 A JPH0728434 A JP H0728434A JP 5170121 A JP5170121 A JP 5170121A JP 17012193 A JP17012193 A JP 17012193A JP H0728434 A JPH0728434 A JP H0728434A
- Authority
- JP
- Japan
- Prior art keywords
- display
- display device
- data
- image data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 解像度および表示速度が同一で、水平ブラン
ク期間の異なる表示デバイスに同じ画像を同時に表示す
ること。 【構成】 画像表示装置１０は、フレームメモリ１１と
第１の表示デバイス１３に接続する表示用出力データピ
ンＤ１と、バッファメモリ１２と第２の表示デバイス１
４に接続する表示用出力データピンＤ２と、フレームメ
モリ１１に入力される画像データ入力ピンＧとを有して
いる。また、バッファメモリ１２とフレームメモリ１１
と表示用出力データピンＤ１は接続されている。フレー
ムメモリ１１に格納された画像データは、直接第１の表
示デバイスに出力されると共に、バッファメモリ１２に
１走査線分づつ格納され、バッファメモリ１２で第２の
表示デバイスの表示形式に変換されて出力される。
ク期間の異なる表示デバイスに同じ画像を同時に表示す
ること。 【構成】 画像表示装置１０は、フレームメモリ１１と
第１の表示デバイス１３に接続する表示用出力データピ
ンＤ１と、バッファメモリ１２と第２の表示デバイス１
４に接続する表示用出力データピンＤ２と、フレームメ
モリ１１に入力される画像データ入力ピンＧとを有して
いる。また、バッファメモリ１２とフレームメモリ１１
と表示用出力データピンＤ１は接続されている。フレー
ムメモリ１１に格納された画像データは、直接第１の表
示デバイスに出力されると共に、バッファメモリ１２に
１走査線分づつ格納され、バッファメモリ１２で第２の
表示デバイスの表示形式に変換されて出力される。
Description
【０００１】
【産業上の利用分野】本発明は、１つの表示形式のデー
タを複数の異なる表示形式のデバイスに表示する装置に
関する。
タを複数の異なる表示形式のデバイスに表示する装置に
関する。
【０００２】
【従来の技術】従来１つの画像データを表示形式の異な
る複数の表示デバイスに表示する場合、１つの表示デバ
イスに合わせたデータを供給するだけでは他の表示デバ
イスに対して正しい表示が出来ないため、それぞれの表
示デバイスに対して表示する画像データを一旦格納する
フレームメモリを設け、それぞれのメモリに格納された
画像データをそれぞれが対応する表示装置の表示形式に
変換して出力する画像表示装置が使用されている。
る複数の表示デバイスに表示する場合、１つの表示デバ
イスに合わせたデータを供給するだけでは他の表示デバ
イスに対して正しい表示が出来ないため、それぞれの表
示デバイスに対して表示する画像データを一旦格納する
フレームメモリを設け、それぞれのメモリに格納された
画像データをそれぞれが対応する表示装置の表示形式に
変換して出力する画像表示装置が使用されている。
【０００３】
【発明が解決しようとする課題】しかし、上記従来例で
は、複数の表示装置それぞれに対して１画面分のフレー
ムメモリが必要であるためハードウェア量が増大し、高
価格になるという問題点を有していた。
は、複数の表示装置それぞれに対して１画面分のフレー
ムメモリが必要であるためハードウェア量が増大し、高
価格になるという問題点を有していた。
【０００４】上記の問題点に鑑み、本発明は、画像を表
示する解像度および表示速度が同じで、水平ブランク期
間が異なる複数の表示装置に対し、同じ画像をほぼ同時
に表示可能な表示装置を、より少ないメモリで提供する
ことを目的とする。
示する解像度および表示速度が同じで、水平ブランク期
間が異なる複数の表示装置に対し、同じ画像をほぼ同時
に表示可能な表示装置を、より少ないメモリで提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め本発明は、解像度および表示速度が同一で、水平ブラ
ンク期間が互いに異なる複数の表示装置と、前記複数の
表示装置の内で水平ブランク期間が最長である表示装置
の表示形式の画像データを入力するデータ入力部と、前
記データ入力部で入力した画像データを前記複数の表示
装置それぞれの表示形式に変換するデータ変換部と、前
記データ変換部の出力画像データをそれぞれが対応する
表示装置に出力・表示するデータ出力部とを備え、前記
データ変換部は、前記データ入力部で入力した画像デー
タを格納するフレームメモリと、前記水平ブランク期間
が最長である表示装置以外の表示装置それぞれに対応
し、前記フレームメモリから出力される画像データを少
なくとも１走査線分格納するバッファメモリと、前記バ
ッファメモリに格納した画像データを、それぞれのバッ
ファメモリが対応する表示装置の表示形式に変換するデ
ータ変換手段とを有する画像表示装置である。
め本発明は、解像度および表示速度が同一で、水平ブラ
ンク期間が互いに異なる複数の表示装置と、前記複数の
表示装置の内で水平ブランク期間が最長である表示装置
の表示形式の画像データを入力するデータ入力部と、前
記データ入力部で入力した画像データを前記複数の表示
装置それぞれの表示形式に変換するデータ変換部と、前
記データ変換部の出力画像データをそれぞれが対応する
表示装置に出力・表示するデータ出力部とを備え、前記
データ変換部は、前記データ入力部で入力した画像デー
タを格納するフレームメモリと、前記水平ブランク期間
が最長である表示装置以外の表示装置それぞれに対応
し、前記フレームメモリから出力される画像データを少
なくとも１走査線分格納するバッファメモリと、前記バ
ッファメモリに格納した画像データを、それぞれのバッ
ファメモリが対応する表示装置の表示形式に変換するデ
ータ変換手段とを有する画像表示装置である。
【０００６】
【作用】上述の構成により、画像データは水平ブランク
期間が最も長い表示形式のデバイスの表示形式でフレー
ムメモリに格納され、解像度および表示速度が同一でか
つ水平ブランク期間短い表示形式のデバイスそれぞれに
割り当てられたバッファメモリに、前記フレームメモリ
から供給される１走査線分の画像データが格納される。
期間が最も長い表示形式のデバイスの表示形式でフレー
ムメモリに格納され、解像度および表示速度が同一でか
つ水平ブランク期間短い表示形式のデバイスそれぞれに
割り当てられたバッファメモリに、前記フレームメモリ
から供給される１走査線分の画像データが格納される。
【０００７】このバッファメモリの内容を、各々の表示
デバイスに適合した形式の画像データに変換して出力す
ることにより、異なる水平ブランク期間の表示形式のデ
バイスに対して同じ画像をほぼ同時に表示する。
デバイスに適合した形式の画像データに変換して出力す
ることにより、異なる水平ブランク期間の表示形式のデ
バイスに対して同じ画像をほぼ同時に表示する。
【０００８】
【実施例】本発明の画像表示装置の実施例について、図
面を参照しながら説明する。図１に本発明の実施例に係
る画像表示装置１０の模式図を示す。
面を参照しながら説明する。図１に本発明の実施例に係
る画像表示装置１０の模式図を示す。
【０００９】本実施例の画像表示装置１０は、フレーム
メモリ１１と、第１の表示デバイス１３に接続する表示
用出力データピンＤ１と、バッファメモリ１２と、第２
のデバイス１４に接続する表示用出力データピンＤ２
と、フレームメモリ１１に入力される画像データ入力ピ
ンＧと、フレームメモリ１１およびバッファメモリ１２
に対するデータの入出力を制御するデータ入出力制御手
段１５とを有している。また、バッファメモリ１２とフ
レームメモリ１１と表示用出力データピンＤ１は接続さ
れている。
メモリ１１と、第１の表示デバイス１３に接続する表示
用出力データピンＤ１と、バッファメモリ１２と、第２
のデバイス１４に接続する表示用出力データピンＤ２
と、フレームメモリ１１に入力される画像データ入力ピ
ンＧと、フレームメモリ１１およびバッファメモリ１２
に対するデータの入出力を制御するデータ入出力制御手
段１５とを有している。また、バッファメモリ１２とフ
レームメモリ１１と表示用出力データピンＤ１は接続さ
れている。
【００１０】図１のシステムにおいては、フレームメモ
リ１１の保持する表示用のデータ量は４ビット、バッフ
ァメモリ１２の保持するデータ量は２ビットであり、第
１の表示デバイス１３と第２の表示デバイス１４の解像
度は共に２×２で同じである。
リ１１の保持する表示用のデータ量は４ビット、バッフ
ァメモリ１２の保持するデータ量は２ビットであり、第
１の表示デバイス１３と第２の表示デバイス１４の解像
度は共に２×２で同じである。
【００１１】第１の表示デバイス１３と第２の表示デバ
イス１４は共に表示速度は同じであるが、第１の表示デ
バイス１３は、左上，右上，左下，右下の順で１ビット
毎に表示し、各々のビット表示には１クロックの時間を
要し、各走査線の表示が終了した時点で４クロックの水
平ブランク時間を要し、第２の表示デバイス１４は、左
上，右上，左下，右下の順で１ビット毎に表示し、各々
のビット表示には２クロックの時間を要し、各走査線の
表示が終了した時点で２クロックの水平ブランク時間を
要する。また、フレームメモリ１１から読み出したデー
タをバッファメモリ１２に格納し、さらにバッファメモ
リ１２からデータを読み出すのに１クロック要するもの
とする。
イス１４は共に表示速度は同じであるが、第１の表示デ
バイス１３は、左上，右上，左下，右下の順で１ビット
毎に表示し、各々のビット表示には１クロックの時間を
要し、各走査線の表示が終了した時点で４クロックの水
平ブランク時間を要し、第２の表示デバイス１４は、左
上，右上，左下，右下の順で１ビット毎に表示し、各々
のビット表示には２クロックの時間を要し、各走査線の
表示が終了した時点で２クロックの水平ブランク時間を
要する。また、フレームメモリ１１から読み出したデー
タをバッファメモリ１２に格納し、さらにバッファメモ
リ１２からデータを読み出すのに１クロック要するもの
とする。
【００１２】画像表示装置１０に対して、データｂ１０
０１が順にデータ入力ピンＧに入力される場合を考え
る。ここで、「ｂ」はそれに続く表記が２進数であるこ
とを表している。
０１が順にデータ入力ピンＧに入力される場合を考え
る。ここで、「ｂ」はそれに続く表記が２進数であるこ
とを表している。
【００１３】上記のように構成された本実施例の画像表
示装置の動作について、図２を参照しながら説明する。
図２は、各信号のタイミングを表す図であって、（ａ）
はクロック信号、（ｂ）は、フレームメモリから出力さ
れ、第１の表示デバイスに入力される画像データ信号、
（ｃ）は、バッファメモリから出力され、第２の表示デ
バイスに入力される画像データ信号である。
示装置の動作について、図２を参照しながら説明する。
図２は、各信号のタイミングを表す図であって、（ａ）
はクロック信号、（ｂ）は、フレームメモリから出力さ
れ、第１の表示デバイスに入力される画像データ信号、
（ｃ）は、バッファメモリから出力され、第２の表示デ
バイスに入力される画像データ信号である。
【００１４】まず、画像データ入力ピンＧに対して、表
示しようとする画像のデータが入力される。
示しようとする画像のデータが入力される。
【００１５】データ入出力制御手段は、入力された画像
データをフレームメモリ１１に格納する。次に、フレー
ムメモリ１１上のデータを、第１の表示デバイスの表示
形式に従って、表示用出力データピンＤ１およびバッフ
ァメモリ１２に出力する。実際には、まずデータをｂ１
０の順で１クロック毎に出力し、４クロックの期間転送
を中止し、さらに、ｂ０１の順で１クロック毎に出力
し、４クロックの期間転送を中止する。
データをフレームメモリ１１に格納する。次に、フレー
ムメモリ１１上のデータを、第１の表示デバイスの表示
形式に従って、表示用出力データピンＤ１およびバッフ
ァメモリ１２に出力する。実際には、まずデータをｂ１
０の順で１クロック毎に出力し、４クロックの期間転送
を中止し、さらに、ｂ０１の順で１クロック毎に出力
し、４クロックの期間転送を中止する。
【００１６】データ入出力制御手段は、フレームメモリ
１１からの出力を順次バッファメモリに格納し、バッフ
ァメモリ１２に格納された画像データを、第２の表示デ
バイスの表示形式に従って、表示用データ出力ピンＤ２
に出力する。
１１からの出力を順次バッファメモリに格納し、バッフ
ァメモリ１２に格納された画像データを、第２の表示デ
バイスの表示形式に従って、表示用データ出力ピンＤ２
に出力する。
【００１７】データ入出力制御手段の動作をさらに具体
的に説明する。まず、上の走査線のデータｂ１０を毎表
示１クロックの速度でバッファメモリ１２に格納し、こ
のデータを毎表示２クロックの速度で表示用データ出力
ピンＤ２に出力する。バッファメモリ１２上のデータを
全部出力した時点で２クロックの期間出力を中止する。
中止期間中に、フレームメモリ１１からの下の走査線の
データｂ０１が毎表示１クロックの速度でバッファメモ
リ１２に新たに格納され始める。中止期間の経過後、毎
表示２クロックの速度でデータｂ０１を出力する。図２
において（ｃ）が（ｂ）より遅れているのは、データ入
出力制御手段での処理にある程度の時間を必要とするた
めである。
的に説明する。まず、上の走査線のデータｂ１０を毎表
示１クロックの速度でバッファメモリ１２に格納し、こ
のデータを毎表示２クロックの速度で表示用データ出力
ピンＤ２に出力する。バッファメモリ１２上のデータを
全部出力した時点で２クロックの期間出力を中止する。
中止期間中に、フレームメモリ１１からの下の走査線の
データｂ０１が毎表示１クロックの速度でバッファメモ
リ１２に新たに格納され始める。中止期間の経過後、毎
表示２クロックの速度でデータｂ０１を出力する。図２
において（ｃ）が（ｂ）より遅れているのは、データ入
出力制御手段での処理にある程度の時間を必要とするた
めである。
【００１８】このようにして、表示用データ出力ピンＤ
１およびＤ２に、それぞれ第１および第２の表示デバイ
スに対応した画像データが供給され、表示される。
１およびＤ２に、それぞれ第１および第２の表示デバイ
スに対応した画像データが供給され、表示される。
【００１９】以上説明したように、本実施例によれば、
１画面分の画像データを記憶するフレームメモリと、１
走査線分の画像データを記憶するバッファメモリとを備
えたことにより、解像度および表示速度が同一で、水平
ブランク期間が異なる２つの表示装置に、同じ画像をほ
ぼ同時に表示することが可能となる。
１画面分の画像データを記憶するフレームメモリと、１
走査線分の画像データを記憶するバッファメモリとを備
えたことにより、解像度および表示速度が同一で、水平
ブランク期間が異なる２つの表示装置に、同じ画像をほ
ぼ同時に表示することが可能となる。
【００２０】なお本実施例では、画像の表示デバイスの
数が２つでかつ解像度が各々共に２×２で構成され、画
像データ入力ピン数が１本、フレームメモリ１１の保持
する表示用データ量を４ビット、バッファメモリ１２の
保持するデータ量２ビット、第１の表示デバイス１３へ
入力するピン数を１本、第２の表示デバイス１４へ入力
するピン数を１本、第１の表示デバイス１３の表示形式
を１クロック毎に左上，右上，左下，右下の順で１ビッ
ト毎に表示し、２ビット表示毎に２クロックの水平ブラ
ンク期間を要し、第２のデバイス１４の表示形式を２ク
ロック毎に左上、右上、左下、右下の順で１ビット毎に
表示し、２ビット表示毎に２クロックの水平ブランク期
間を要する画像表示装置１０として説明したが、表示デ
バイス数、解像度、表示速度、ビット数、ピン数が異な
る他の画像表示装置にも適用可能であることは言うまで
もない。
数が２つでかつ解像度が各々共に２×２で構成され、画
像データ入力ピン数が１本、フレームメモリ１１の保持
する表示用データ量を４ビット、バッファメモリ１２の
保持するデータ量２ビット、第１の表示デバイス１３へ
入力するピン数を１本、第２の表示デバイス１４へ入力
するピン数を１本、第１の表示デバイス１３の表示形式
を１クロック毎に左上，右上，左下，右下の順で１ビッ
ト毎に表示し、２ビット表示毎に２クロックの水平ブラ
ンク期間を要し、第２のデバイス１４の表示形式を２ク
ロック毎に左上、右上、左下、右下の順で１ビット毎に
表示し、２ビット表示毎に２クロックの水平ブランク期
間を要する画像表示装置１０として説明したが、表示デ
バイス数、解像度、表示速度、ビット数、ピン数が異な
る他の画像表示装置にも適用可能であることは言うまで
もない。
【００２１】
【発明の効果】以上説明したように、本発明に係る画像
表示装置は、画像を表示する解像度および表示速度が同
一でかつ水平ブランク期間の異なる表示形式の複数のデ
バイスに対して、最も水平ブランク期間の長い表示デバ
イスにフレームメモリを割り当て、他の水平ブランク期
間が短い表示デバイスに対しては、ブランク期間の差の
時間に転送されるデータを蓄えるためのバッファメモリ
を割り当て、前記フレームメモリからデータを入力して
ブランク期間の差の時間に転送されるデータを、ブラン
ク期間が長い表示デバイスとほぼ同時に画像を表示でき
るため、液晶パネルとＣＲＴとを使用したマルチディス
プレイシステム等に対応することが可能となる。
表示装置は、画像を表示する解像度および表示速度が同
一でかつ水平ブランク期間の異なる表示形式の複数のデ
バイスに対して、最も水平ブランク期間の長い表示デバ
イスにフレームメモリを割り当て、他の水平ブランク期
間が短い表示デバイスに対しては、ブランク期間の差の
時間に転送されるデータを蓄えるためのバッファメモリ
を割り当て、前記フレームメモリからデータを入力して
ブランク期間の差の時間に転送されるデータを、ブラン
ク期間が長い表示デバイスとほぼ同時に画像を表示でき
るため、液晶パネルとＣＲＴとを使用したマルチディス
プレイシステム等に対応することが可能となる。
【図１】本発明の実施例に係る画像表示装置を用いたシ
ステムの摸式図
ステムの摸式図
【図２】本発明の実施例における各信号のタイミングを
表す図 （ａ）はクロック信号 （ｂ）はフレームメモリからの出力信号 （ｃ）はバッファメモリからの出力信号
表す図 （ａ）はクロック信号 （ｂ）はフレームメモリからの出力信号 （ｃ）はバッファメモリからの出力信号
１０ 画像表示装置 １１ フレームメモリ １２ バッファメモリ １３ 第１の表示デバイス １４ 第２の表示デバイス １５ データ入出力制御手段
Claims (1)
- 【請求項１】解像度および表示速度が同一で、水平ブラ
ンク期間が互いに異なる複数の表示装置と、 前記複数の表示装置の内で水平ブランク期間が最長であ
る表示装置の表示形式の画像データを入力するデータ入
力部と、 前記データ入力部で入力した画像データを前記複数の表
示装置それぞれの表示形式に変換するデータ変換部と、 前記データ変換部の出力画像データをそれぞれが対応す
る表示装置に出力・表示するデータ出力部とを有し、 前記データ変換部は、 前記データ入力部で入力した画像データを格納するフレ
ームメモリと、 前記水平ブランク期間が最長である表示装置以外の表示
装置それぞれに対応し、前記フレームメモリから出力さ
れる画像データを少なくとも１走査線分格納するバッフ
ァメモリと、 前記バッファメモリに格納した画像データを、それぞれ
のバッファメモリが対応する表示装置の表示形式に変換
するデータ変換手段とを備えたことを特徴とする画像表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5170121A JPH0728434A (ja) | 1993-07-09 | 1993-07-09 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5170121A JPH0728434A (ja) | 1993-07-09 | 1993-07-09 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0728434A true JPH0728434A (ja) | 1995-01-31 |
Family
ID=15899035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5170121A Pending JPH0728434A (ja) | 1993-07-09 | 1993-07-09 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728434A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009133675A1 (ja) * | 2008-04-30 | 2009-11-05 | パナソニック株式会社 | 表示制御装置及び表示制御方法 |
| US9338441B2 (en) | 2011-11-18 | 2016-05-10 | Samsung Display Co., Ltd. | 3D display device and methods thereof |
-
1993
- 1993-07-09 JP JP5170121A patent/JPH0728434A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009133675A1 (ja) * | 2008-04-30 | 2009-11-05 | パナソニック株式会社 | 表示制御装置及び表示制御方法 |
| JP2009265547A (ja) * | 2008-04-30 | 2009-11-12 | Panasonic Corp | 表示制御装置及び表示制御方法 |
| US8451280B2 (en) | 2008-04-30 | 2013-05-28 | Panasonic Corporation | Display control device having a frame buffer for temporarily storing image data to be displayed on either one of a first display device or a second display device |
| US9338441B2 (en) | 2011-11-18 | 2016-05-10 | Samsung Display Co., Ltd. | 3D display device and methods thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5537128A (en) | Shared memory for split-panel LCD display systems | |
| US5179639A (en) | Computer display apparatus for simultaneous display of data of differing resolution | |
| JP4145375B2 (ja) | 液晶表示装置のデータ駆動装置及び駆動方法 | |
| US6340959B1 (en) | Display control circuit | |
| US6140992A (en) | Display control system which prevents transmission of the horizontal synchronizing signal for a predetermined period when the display state has changed | |
| US5412399A (en) | Image output control apparatus | |
| US6822647B1 (en) | Displays having processors for image data | |
| JP3877943B2 (ja) | 液晶表示装置およびウィンドウ表示拡大制御方法 | |
| JPH11282437A (ja) | 液晶表示パネルのインタフェース装置 | |
| JPH0728434A (ja) | 画像表示装置 | |
| JP2000122030A (ja) | マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置 | |
| JPH10240195A (ja) | 液晶表示装置 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2920919B2 (ja) | インターフェイス装置 | |
| JPH08146926A (ja) | 液晶表示パネルの駆動装置 | |
| JPH075834A (ja) | 液晶表示装置 | |
| US7030849B2 (en) | Robust LCD controller | |
| JPH0887247A (ja) | 画像表示装置 | |
| JPH0720833A (ja) | グラフィックスコンピュータ | |
| JP3020513B2 (ja) | 液晶表示装置および画像表示方式 | |
| JPS6350893A (ja) | 表示制御回路 | |
| JPH037987A (ja) | 表示体制御装置 | |
| CN120375744A (zh) | 显示驱动电路、方法、芯片以及计算机设备 | |
| JPH08211851A (ja) | ディスプレイ駆動装置 | |
| JP3643652B2 (ja) | 液晶表示装置 |