JPH038005A - タイマ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 時刻表示機構を備えた計算機システムにおけるタイマ制
御方式に関し、 タイマ回路の状態に依存しないで、設定された時間幅の
時間監視動作を行わせることを目的とし、タイマ回路に
対して、直接初期値を設定して計数動作を行わせ、所定
の値になったことを検出するか、又は、タイマ回路と、
該タイマ回路に対する比較値を設定する比較レジスタと
を備えて、該タイマ回路の計数値と、上記比較レジスタ
とを比較して一致したことを検出するタイマ制御方式で
あって、上記初期値をタイマ回路に設定した時刻より、
又は、上記比較値を比較レジスタに設定した時刻より、
上記条件の検出迄の時刻に対して、少なくとも、上記タ
イマ回路の計数パルス■の周期の幅を保障するように構
成する。

〔産業上の利用分野〕

本発明は、時刻表示機構を備えた計算機システムにおけ
るタイマ制御方式に関する。

従来から、時刻表示機構、即ち、タイマによる時間監視
が、例えば、マルチプログラミングにおけるタスク切替
えのタイミングとか、課金の為のタイミング、或いは、
プログラムの暴走を検出するタイミング等に利用されて
いる。

然して、最近のプログラム構成の高精度化、複雑化に伴
って、できる限り精度のよい時間監視が要求されるよう
になってきた。

〔従来の技術と発明が解決しようとする課題〕第３図は
従来のタイマ制御方式を説明する図であり、　（ａ）は
タイマ回路に初期値を設定する場合を示し、（ｂ）は比
較レジスタに比較値を設定する場合を示している。

先ず、（ａ）図に示した場合は、タイマ回路１に計数動
作を行わせる時の単位時間、例えば、１μｓを周期とす
る基準パルスを計数して、例えば、１ｍｓの計数パルス
■を発生し、該計数パルス■をタイマ回路１で計数して
いる。

ここで、ソフトウェアから、該タイマ回路１に初期値が
設定されると、所定の時間後にオーバフローが検出され
るこの方式では、該タイマ回路１に対する初期設定の値
（例えば、１計数値だけ少ない値）によっては、そのソ
フトウェアによる初期値の設定時刻が、基準タイマ３か
ら、計数パルスが出力される、例えば、１μｓ前である
と、１μＳ後に所定の値、即ち、オーバフローを出力し
てしまうという問題があった。

又、（ｂ）図の場合には、ソフトウェアから比較レジス
タ２に比較値が設定されると、該比較レジスタ２の値と
、タイマ回路１の値とが比較器（ｃ）で比較され、一致
出力が得られることで、該ソフトウェアの要求する時間
監視が行われる。

然し、この従来方式においては、比較レジスタ２に設定
した時刻が、タイマ回路ｌの時刻と一致していた場合に
は、該ソフトウェアによる設定と同時に一致検出を行っ
てしまう問題があった。

例え、一致していなくても、１計数値少ない値が設定さ
れた場合で、基準タイマでの計数値が、計数パルスを出
力する１μｓ前の時刻に、該ソフトウェアから比較時間
が設定された場合には、１μｓ後に一致出力が得られて
しまうという問題があった。

従って、このような従来方式では、ソフトウェアの期待
する正確な時間監視ができなくなるという問題があった
。

本発明は上記従来の欠点に鑑み、時刻表示８ｇ、構を備
えた計算４段システムにおいて、タイマ回路の状態に依
存しないで、設定された時間幅の時間監視動作を行わせ
ることができるタイマ制御方式を堤供することを目的と
するものである。

〔課題を解決するための手段〕

第１図は本発明の原理構成図であり、（ａ）はタイマ回
路に初期値を設定する場合を示し、（ｂ）は比較レジス
タに比較値を設定する場合を示している。

上記の問題点は下記の如くに構成されたタイマ制御方式
によって解決査れる。

（１）時刻表示機構を備えた計算機システムにおいて、 タイマ回路１を備えて、該タイマ回路１に対して、直接
初＃ＪＪ（ＩＩＩを設定して計数動作を行わせ、所定の
値になったことを検出するか、又は、タイマ回路１と、
該タイマ回路りに対する比較値を設定する比較レジスタ
２とを備えて、該タイマ回路１の計数値よ、上記比較レ
ジスタ２とを比較して一致したことを検出するタイマ制
御方式であって、上記初期値をタイマ回路ｌに設定した
時刻より、又は、上記比較値を比較レジスタ２に設定し
た時刻より、上記条件の検出迄の時刻に対して、少なく
とも、上記タイマ回路ぞの計数パルス■の周期の幅を保
障するように構成する。

（２）上記タイマ制御方式であって、上記タイマ回路１
で計数動作を行わせる時の単位時間周期の基準パルス■
を発生する基準タイマ３と、該基準タイマ３からの出力
される基準パルス■を計数するユニットタイマ４と、 該ユニットタイマ４から出力されるユニットパルス■を
計数する上記タイマ回路１とを設けて、ソフトウェアか
ら特定の初期値を上記タイマ回路１に設定すると共に、
上記ユニットタイマ４をリセットし、上記タイマ回路１
からの特定値、例えば、オーバフローを検出するように
構成する。

（３）上記タイマ制御方式であって、上記タイマ回路１
で計数動作を行わせる時の単位時間周期の基準パルス■
を発生する基準タイマ３と、該基準タイマ３からの出力
される基準パルス■を計数するユニットタイマ４ど、 該ユニットタイマ４から出力されるユニットパルス■を
計数する上記タイマ回路１と、ソフトウェアから特定の
比較値を設定する上記比較レジスタ２と、 上記ソフトウェアにより、上記比較レジスタ２に比較値
を設定したタイミングで、上記ユニットタイマ４の値を
ユニットレジスタ５とを設けて、上記ユニットレジスタ
５とユニットタイマ４との値が一致した時点以降で、上
記タイマ回路１と、上記比較レジスタ２との一致を検出
するように構成する。

〔作用〕

即ち、本発明によれば、時刻表示機構を備えた計算機シ
ステムにおいて、第１図（ａ）に示したタイマ回路に初
期値を設定する場合には、ソフトウェアからのタイマ書
き込み動作時に、ソフトウェアから見えるタイマ回路に
初期が設定されると同時に、該タイマ回路に計数パルス
を送出するユニットタイマがリセットされるので、該ユ
ニットタイマから桁上げが発生する迄、該タイマ回路で
の計数動作は行われないことになり、該ユニットタイマ
の計数の範囲内、即ち、タイマ回路での計数パルス■の
周期の幅の保障を行うことができる。

又、第１図（ｂ）に示した比較レジスタに比較値を設定
して、該比較レジスタの値とタイマ回路との一致検出に
よる時間監視を行う場合には、ソフトウェアからのタイ
マ書き込み動作時に、ソフトウェアから見える比較レジ
スタに比較値が設定されるタイミングにおいて、ユニッ
トタイマの値がユニットレジスタに設定され、該ユニッ
トレジスタの値とユニットタイマの値が一致した以鋒に
おいて、タイマ回路と比較レジスタとの一致検出が行わ
れるように動作するので、少なくとも、該ユニットタイ
マでの再計数の範囲内、即ち、タイマ回路での計数パル
ス■の周期の幅の保障を行うことができる。

このように動作する為、通常のタイマ回路に若干の論理
回路を追加するだけで、正確な時間監視を行うことがで
きる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

前述の第１図は本発明の原理構成図であり、第２図は本
発明の一実施例を示した図であり、（ａ）はタイマ回路
に初期値を設定する場合を示し、′（ｂ）は比較レジス
タに比較値を設定する場合を示しており、基準タイマ３
とタイマ回路１．又は、基準タイマ３とタイマ回路１と
比較レジスタ２の他に、該基準タイマ３からる基準パル
ス■を計数してタイマ回路１に計数パルス■を送出する
ユニットタイマ４．及び、ユニットレジスタ５とを設け
て、タイマ回路１に初期値を設定するタイミングでユニ
ットタイマ４をリセットする手段、及び、比較レジスタ
２に比較値を設定するタイミングで、ユニットタイマ４
の（直をユニットレジスタ５に設定し、ユニットレジス
タ５の値とユニットタイマ４の値とが一致した以降にお
いて、比較レジスタ２とタイマ回路１との比較を行う手
段が、本発明を実施するのに必要な手段である。尚、全
図を通して同じ符号は同じ対象物を示している。

以下、第１図を参照しながら第２図によって本発明のタ
イマ制御方式を説明する。

先ず、（ａ）図に示した実施例は、プログラムから見え
るタイマ回路１に初期値を設定し、該タイマ回路１が所
定値、例えば、オーバフロ〜を出力するのを検出するも
のである。

本発明においては、基準タイマ３から出力される基準パ
ルス■（例えば、１μｓ周期）を計数して、タイマ回路
ｌで計数動作を行う為の計数パルス■（例えば、Ｉｍｓ
周期）を出力するユニットタイマ４を設ける。

ここで、従来と同じように、ソフトウェア（プログラム
）から見えるタイマ回路１に初期値を設定するときの書
き込み信号（１−ＷＥ）に基づいて、タイマ回路１に初
期値を設定すると同時に、該ユニットタイマ４をリセッ
トする。

この動作により、該タイマ回路１はユニットタイマ４か
ら桁上げが発生しないと計数動作が行われない為、該ユ
ニットタイマ４の計数の周期、例えば、上記１ｍｓの時
間幅の保障を行うことができる。

従って、プログラムがタイマ回路１に初期値をセットし
た直後に、ユニットタイマ４から計数パルス■が出力さ
れ、該タイマ回路Ｉがユニットタイマ４　からの計数パ
ルス■を計数して、正規の時間監視の為の計数パルス力
月パルス少なくなるような状態にユニットタイマ４がカ
ウントアツプしていても、該プログラムがタイマ回路１
に初期値をセットする時点で、該ユニットタイマ４の値
はリセットされるので、最低、該ユニットタイマ４の計
数の周期分、即ち、上記誤動作置の保障を取ることがで
きることが分かる。

次に、（ｂ）図に示した実施例は、プログラムからのタ
イマ比較値と、タイマ回路１のタイマ値との比較を行い
一致検出を行うものである。

本発明においては、図示されている如くに、基準タイマ
３から出力される基準パルスの（例えば、１μｓ周期）
を計数して、タイマ回路１で計数動作を行う為の計数パ
ルス■（例えば、１ｍｓ周期）を出力するユニットタイ
マ４と、プログラムが比較レジスタ２に比較値を設定す
るタイミングで、上記ユニットタイマ４の値を設定する
ユニットレジスタ５を設ける。

この実施例においては、以下のように動作する。

プログラムから比較レジスタ２にタイマ比較値を設定す
るとき、タイマ回路１の値は°００１０　（１６１で、
ユニットタイマの値は０２ＦＦ　（１６１’　で、比較
設定データが“００１１゜０゛であったとする。

プログラムからの比較値の書き込み信号（ＣＯＭＰＷＥ
）が有効になって、比較レジスタ２に上記の比較設定デ
ータ　°００１１　（＋６１”が設定されたとき、本発
明においては、該書き込み信号（ＣＯＭＰ−ＷＥ）によ
って、その時のユニットタイマの値’０２ＦＦ　＋１　
＆）が、ユニットレジスタ５に設定され、自身は０３０
０　（１６１’　にカウントアツプする。従って、比較
器（Ｃ）６では一致信号（ＥＱ２）は出力されない。

この状態で、該ユニットタイマ４から計数パルス■が出
力され、タイマ回１路１のイ直が“００１１（＋６１に
なったよき比較器（Ｃ）７が動作して一致信号（Ｅ旧）
が有効になるが、上記一致信号（ＥＱ２）が出力されて
いないので、論理積回路（ＡＮＤ）　８の出力（８口３
）は有効にはならない。

従来方式においては、タイマ回路１と比較レジスタ２と
の比較動作のみであるので、上記のように、タイマ回路
１の値が’００１０　（＋　６）　’→’００１１　Ｎ
　６）の間での一致検出が、最小、上記基準パルス■の
周３ｔｌ′Ｉ（１μｓ）で行われてしまうことがある。

（ユニットタイマ４での計数が桁上げを行う１μｓ前で
あった場合） 本発明の場合、上記のように、タイマ回路Ｉと比較レジ
スタ２との間で一致が検出されても（ＥＱＩ・°１°）
、ユニットタイマ４とユニットレジスタ５の値とが一致
（ＥＱ２＝’ｌ’）　した出力信号が保持されて、論理
積回路（ＡＮＤ）　８をゲートしないと、該タイマ回路
１の一致出力（８口３）は得られない。

即ち、本発明においては、ユニットタイマ４が、’０３
００　（１−１″から次の　“０２ＦＦ　＋１６）”　
となる迄の少なくとも、９９９μｓの時間後に、上記論
理積回路（ＡＮＤ）　８を有効とするように動作するの
で、該ユニットタイマ４での計数周期の幅を保障するこ
とができる。

従って、プログラムがタイマ回路１のタイマ値を読み出
し、その値に監視時間を加算した値を比較レジスタ２に
設定した直後に、ユニットタイマ４から計数パルス■が
出力され、該タイマ回路１が計数パルスを計数して、正
規の時間監視の為の計数パルスが１パルス少な（なった
としても、論理積回路（ＡＮＤ）　８での一致検出が行
われるのは、少なくとも、該ユニットタイマ４の値が、
上記プログラムが比較レジスタ２に比較値を設定した時
と同じ値になった時点以降であるので、最低、該ユニッ
トタイマ４の計数の周期分、即ち、上記娯動作分の保障
を取ることができることが分かる。

この方式では、上記基準タイマ３で計数している基準パ
ルス■の周期を短くして、当該ユニットタイマ４の桁数
（ビット数）を増加させることにより、更に、時間監視
の精度を向上させることができる。

このように、本発明は、時刻表示機構を備えた計算機シ
ステムにおいて、基準タイマとタイマ回路、又は、基準
タイマとタイマ回路と比較レジスタの他に、該基準タイ
マからの基準パルスのを計数してタイマ回路に計数パル
ス■を送出するユニットタイマ、及び、ユニットレジス
タとを設けて、タイマ回路に初期値を設定するタイミン
グでユニットタイマをリセットするか１又は、比較レジ
スタに比較値を設定するタイミングで、ユニットタイマ
の値をユニットレジスタに設定し、ユニットレジスタの
（直とユニットタイマの４Ｍとが一致した以降において
、比較レジスタとタイマ回路との比較を行うようにして
、タイマ回路の計数パルス■の周期の時間幅の保障をと
り、タイマ回路の状態の如何にかかわらず、該タイマ回
路において正しい計数を行うことができるようにした所
に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明のタイマ制御方式
は、時刻表示機構を備えた計算機システムにおいて、タ
イマ回路を備えて、該タイマ回路に対して、直接初期値
を設定して計数動作を行わせ、所定の値になったことを
検出するか、又は、タイマ回路と、該タイマ回路に対す
る比較値を設定する比較レジスタとを備えて、該タイマ
回路の計数値と、上記比較レジスタとを比較して一致し
たことを検出するタイマ制御方式であって、上記初期値
をタイマ回路に設定した時刻より、又は、上記比較値を
比較レジスタに設定した時刻より、上記条件の検出迄の
時刻に対して、少なくとも、上記タイマ回路の計数パル
ス■の周期の幅を保障するように構成したものであるの
で、通常のタイマ回路に若干の論理回路を追加するだけ
で、正確な時間監視を行うことができる効果がある。

【図面の簡単な説明】

第１図は本発明の原理構成図 第２図は本発明の一実施例を示した図。 第３図は従来のタイマ制御方式を説明する図である。 図面において、 １はタイマ回路、　　　　２は比較レジスタ。 ３は発振器、又は、基準タイマ。 ４はユニ・ンＩ・タイマ ５はユニントレジスタ、６，７は比較器（Ｃ）。 ８は論理積回路（ＡＮＤ）。 ■ハ基準パルス、　　　■は計数ハ／Ｌ／ス。 をそれぞれ示す。 第 図 本発明の原理構成図 第　１　図 プログラムからアクセス プログラムからアクセス 従来のタイマ制獅方式を説明する凹 第３囲

Claims (3)

【特許請求の範囲】
1. （１）時刻表示機構を備えた計算機システムにおいて、 タイマ回路（１）を備えて、該タイマ回路（１）に対し
   て、直接初期値を設定して計数動作を行わせ、所定の値
   になったことを検出するか、又は、タイマ回路（１）と
   、該タイマ回路（２）に対する比較値を設定する比較レ
   ジスタ（２）とを備えて、該タイマ回路（１）の計数値
   と、上記比較レジスタ（２）とを比較して一致したこと
   を検出するタイマ制御方式であって、 上記初期値をタイマ回路（１）に設定した時刻より、又
   は、上記比較値を比較レジスタ（２）に設定した時刻よ
   り、上記条件の検出迄の時刻に対して、少なくとも、上
   記タイマ回路（２）の計数パルス（［２］）の周期の幅
   を保障することを特徴とするタイマ制御方式。
2. （２）上記タイマ制御方式であって、上記タイマ回路（
   １）で計数動作を行わせる時の単位時間周期の基準パル
   ス（［１］）を発生する基準タイマ（３）と、該基準タ
   イマ（３）からの出力される基準パルス（［１］）を計
   数するユニットタイマ（４）と、該ユニットタイマ（４
   ）から出力されるユニットパルス（［２］）を計数する
   上記タイマ回路（１）とを設けて、 ソフトウェアから特定の初期値を上記タイマ回路（１）
   に設定すると共に、上記ユニットタイマ（４）をリセッ
   トし、上記タイマ回路（１）からの所定値を検出するこ
   とを特徴とする請求項１に記載のタイマ制御方式。
3. （３）上記タイマ制御方式であって、上記タイマ回路（
   １）で計数動作を行わせる時の単位時間周期の基準パル
   ス（［１］）を発生する基準タイマ（３）と、該基準タ
   イマ（３）からの出力される基準パルス（［１］）を計
   数するユニットタイマ（４）と、該ユニットタイマ（４
   ）から出力されるユニットパルス（［２］）を計数する
   上記タイマ回路（１）と、ソフトウェアから特定の比較
   値を設定する上記比較レジスタ（２）と、 上記ソフトウェアにより、上記比較レジスタ（２）に比
   較値を設定したタイミングで、上記ユニットタイマ（４
   ）の値を設定するユニットレジスタ（５）とを設けて、 上記ユニットレジスタ（５）とユニットタイマ（４）と
   の値が一致した時点以降で、上記タイマ回路（１）と、
   上記比較レジスタ（２）との一致を検出することを特徴
   とする請求項１に記載のタイマ制御方式。