JPS632353B2 - - Google Patents
Info
- Publication number
- JPS632353B2 JPS632353B2 JP55143861A JP14386180A JPS632353B2 JP S632353 B2 JPS632353 B2 JP S632353B2 JP 55143861 A JP55143861 A JP 55143861A JP 14386180 A JP14386180 A JP 14386180A JP S632353 B2 JPS632353 B2 JP S632353B2
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- pulse train
- pulse
- time
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an AC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は時間間隔計測方法に関し、特にマイク
ロプロセツサを用いて被計測パルス信号のパルス
時間間隔を計測する方法に関する。
ロプロセツサを用いて被計測パルス信号のパルス
時間間隔を計測する方法に関する。
（従来の技術）
第３図は従来の技術を示すブロツク構成図で、
マイクロプロセツサ４の並列処理ビツト数より分
解能の高い時間間隔計測を行なうものである。第
３図においては２つのカウンタ３０と３１とが設
けられている。マイクロプロセツサ４のクロツク
パルス４ａはカウンタ３０，３１の夫夫のクロツ
ク入力端子３０ｃ，３１ｃに接続され各カウンタ
がクロツクパルス４ａを常時カウントアツプまた
はカウントダウンするようになつている。カウン
タ３０のオーバフロー出力端子３０ｂはカウンタ
３１のキヤリー入力端子３１ｂに接続されている
ので、カウンタ３１のカウント値３１ａは全体の
カウント値の上位を、カウンタ３０のカウント値
３０ａは下位を夫々表わすことになる。カウント
値３０ａ，３１ａは夫々ゲート７０，７１によつ
て通常はデータバス９から切り離されている。マ
イクロプロセツサ４からのアドレス信号４ｃとア
ドレスが有効であることを表わす信号４ｄとがア
ドレスデコーダ１２に入力され、各ゲートの選択
を意味するアドレスがマイクロプロセツサ４から
出力されたときアドレスデコーダ１２から対応し
たゲートにゲート信号１２ａまたは１２ｂが供給
されそのときのみゲートが開き、対応するカウン
ト値をデータバス９に導くようになつている。
マイクロプロセツサ４の並列処理ビツト数より分
解能の高い時間間隔計測を行なうものである。第
３図においては２つのカウンタ３０と３１とが設
けられている。マイクロプロセツサ４のクロツク
パルス４ａはカウンタ３０，３１の夫夫のクロツ
ク入力端子３０ｃ，３１ｃに接続され各カウンタ
がクロツクパルス４ａを常時カウントアツプまた
はカウントダウンするようになつている。カウン
タ３０のオーバフロー出力端子３０ｂはカウンタ
３１のキヤリー入力端子３１ｂに接続されている
ので、カウンタ３１のカウント値３１ａは全体の
カウント値の上位を、カウンタ３０のカウント値
３０ａは下位を夫々表わすことになる。カウント
値３０ａ，３１ａは夫々ゲート７０，７１によつ
て通常はデータバス９から切り離されている。マ
イクロプロセツサ４からのアドレス信号４ｃとア
ドレスが有効であることを表わす信号４ｄとがア
ドレスデコーダ１２に入力され、各ゲートの選択
を意味するアドレスがマイクロプロセツサ４から
出力されたときアドレスデコーダ１２から対応し
たゲートにゲート信号１２ａまたは１２ｂが供給
されそのときのみゲートが開き、対応するカウン
ト値をデータバス９に導くようになつている。
次に動作について説明する。マイクロプロセツ
サ４は先ず１ビツト入力端子４ｂで被計測パルス
列１のレベルを監視している。今、スタートパル
ス１ａの立上りを確認すると、マイクロプロセツ
サ４はゲート７０の選択を意味するアドレス信号
４ｃを出力し、アドレスデコーダ１２はこのアド
レス信号４ｃをデコードしてゲート信号１２ａを
発生する。このゲート信号１２ａがゲート７０の
ゲート有効入力端子７０ａに加えられてゲート７
０が開き、マイクロプロセツサ４はカウンタ３０
のカウント値３０ａをデータバス９を通して読み
出しRAM１１にデータ１１ａとして格納する。
次にマイクロプロセツサ４はゲート７１の選択を
意味するアドレス信号４ｃを出力し、アドレスデ
コーダ１２はゲート信号１２ｂを発生する。ゲー
ト信号１２ｂはゲート有効入力端子７１ａに加え
られゲート７１が開き、マイクロプロセツサ４は
カウント値３１ａを読み出しRAM１１にデータ
１１ｂとして格納する。その後マイクロプロセツ
サ４は１ビツト入力端子４ｂを監視しエンドパル
ス１ｂの立上りを認識すると再度カウント値の読
出しを行なうプログラムへ移り、前述と同じよう
に順次ゲート７０，７１を開いて下位のカウント
値３０a′と上位のカウント値３１a′を読み出し、
RAM１１へ下位のカウント値３０a′はデータ１
１ｃとして、上位のカウント値３１a′はデータ１
１ｄとして格納する。
サ４は先ず１ビツト入力端子４ｂで被計測パルス
列１のレベルを監視している。今、スタートパル
ス１ａの立上りを確認すると、マイクロプロセツ
サ４はゲート７０の選択を意味するアドレス信号
４ｃを出力し、アドレスデコーダ１２はこのアド
レス信号４ｃをデコードしてゲート信号１２ａを
発生する。このゲート信号１２ａがゲート７０の
ゲート有効入力端子７０ａに加えられてゲート７
０が開き、マイクロプロセツサ４はカウンタ３０
のカウント値３０ａをデータバス９を通して読み
出しRAM１１にデータ１１ａとして格納する。
次にマイクロプロセツサ４はゲート７１の選択を
意味するアドレス信号４ｃを出力し、アドレスデ
コーダ１２はゲート信号１２ｂを発生する。ゲー
ト信号１２ｂはゲート有効入力端子７１ａに加え
られゲート７１が開き、マイクロプロセツサ４は
カウント値３１ａを読み出しRAM１１にデータ
１１ｂとして格納する。その後マイクロプロセツ
サ４は１ビツト入力端子４ｂを監視しエンドパル
ス１ｂの立上りを認識すると再度カウント値の読
出しを行なうプログラムへ移り、前述と同じよう
に順次ゲート７０，７１を開いて下位のカウント
値３０a′と上位のカウント値３１a′を読み出し、
RAM１１へ下位のカウント値３０a′はデータ１
１ｃとして、上位のカウント値３１a′はデータ１
１ｄとして格納する。
求めるパルス時間間隔はマイクロプロセツサ４
によつて例えば第４図に示す計算式に従つて算出
される。即ちマイクロプロセツサ４はスタートパ
ルス１ａの立上り時に応答して読み込んだ下位の
カウント値３０ａを表わすデータ１１ａに、その
次に上位のカウント値３１ａを読み込むまでに要
した時間差T1（通常のマイクロプロセツサのイン
ストラクシヨン実行時間は一定であるので時間差
T1は一定である）を加えてデータ１１a′とし、
さらにエンドパルス１ｂの立上り時に応答して読
み込んだ下位のカウント値３１ａを表わすデータ
１１ｃに同様の理由で時間差T2を加えてデータ
１１c′とし、データ１１ｄ，１１c′で構成される
エンドパルス１ｂの立上り時刻からデータ１１
ｂ，１１a′で構成されるスタートパルス１ａの立
上り時刻を減算し、パルス時間間隔を表わすデー
タ１１ｆ，１１ｅを得てRAM１１に格納する。
以後マイクロプロセツサ４はパルス時間間隔とし
てデータ１１ｆ，１１ｅを用いて処理を行なう。
なお下位のカウント値３０ａまたは３０a′を読み
込んだ後マイクロプロセツサ４が夫々の上位のカ
ウント値３１ａまたは３１a′を読み込むまでに下
位のカウンタ３０がキヤリー信号（カウントアツ
プ時）またはボロー信号（カウントダウン時）を
発生する可能性があるが、これはプログラムによ
り例えば下位のカウント値を読み出し時に吟味す
ることにより補正することができる。また第３図
ではカウンタは２つのみであるが必要に応じてさ
らに増やすことが可能である。
によつて例えば第４図に示す計算式に従つて算出
される。即ちマイクロプロセツサ４はスタートパ
ルス１ａの立上り時に応答して読み込んだ下位の
カウント値３０ａを表わすデータ１１ａに、その
次に上位のカウント値３１ａを読み込むまでに要
した時間差T1（通常のマイクロプロセツサのイン
ストラクシヨン実行時間は一定であるので時間差
T1は一定である）を加えてデータ１１a′とし、
さらにエンドパルス１ｂの立上り時に応答して読
み込んだ下位のカウント値３１ａを表わすデータ
１１ｃに同様の理由で時間差T2を加えてデータ
１１c′とし、データ１１ｄ，１１c′で構成される
エンドパルス１ｂの立上り時刻からデータ１１
ｂ，１１a′で構成されるスタートパルス１ａの立
上り時刻を減算し、パルス時間間隔を表わすデー
タ１１ｆ，１１ｅを得てRAM１１に格納する。
以後マイクロプロセツサ４はパルス時間間隔とし
てデータ１１ｆ，１１ｅを用いて処理を行なう。
なお下位のカウント値３０ａまたは３０a′を読み
込んだ後マイクロプロセツサ４が夫々の上位のカ
ウント値３１ａまたは３１a′を読み込むまでに下
位のカウンタ３０がキヤリー信号（カウントアツ
プ時）またはボロー信号（カウントダウン時）を
発生する可能性があるが、これはプログラムによ
り例えば下位のカウント値を読み出し時に吟味す
ることにより補正することができる。また第３図
ではカウンタは２つのみであるが必要に応じてさ
らに増やすことが可能である。
このようにしてマイクロプロセツサ４の並列処
理ビツト数（例えば８ビツト）より分解能の高い
時間間隔計測行なえるが１系統の時間間隔しか計
測できない欠点がある。
理ビツト数（例えば８ビツト）より分解能の高い
時間間隔計測行なえるが１系統の時間間隔しか計
測できない欠点がある。
（発明が解決すべき問題点）
本発明は、２種類のパルスの間隔を同一のカウ
ンタで効率よく計測できる方法を提供することを
目的とする。
ンタで効率よく計測できる方法を提供することを
目的とする。
（問題点を解決するための手段）
マイクロプロセツサに入力される第１のパルス
列に同期した計測開始時期および計測終了時期
に、一定周波数のクロツクパルスを常時カウント
しているフリーランカウンタ手段のカウント値
を、ゲート手段を介して前記マイクロプロセツサ
のデータバスに出力し、前記マイクロプロセツサ
によつて、前記計測開始時期および終了時期にそ
れぞれ前記データバスに出力される前記フリーラ
ンカウンタの第１および第２のカウント値の差を
求めて、前記第１のパルス列の時間間隔を計測す
るようにした時間間隔計測方法において、前記ゲ
ート手段はラツチ付きゲート回路を有し、前記第
１のパルス列が前記マイクロプロセツサに入力さ
れていないことを示す指示信号が前記マイクロプ
ロセツサから出力されると、第２のパルスを前記
ラツチ付きゲート回路に入力して前記フリーラン
カウンタのその時の第３のカウント値を前記デー
タバスに出力し、前記第２のパルス列が前記ラツ
チ付きゲート回路に入力されなくなると、前記フ
リーランカウンタのその時の第４のカウント値を
前記ラツチ付きゲート回路で一時記憶し、前記マ
イクロプロセツサによつて、前記第３および第４
図のカウント値の差を求めて、前記第２のパルス
列の時間間隔をも計測する。
列に同期した計測開始時期および計測終了時期
に、一定周波数のクロツクパルスを常時カウント
しているフリーランカウンタ手段のカウント値
を、ゲート手段を介して前記マイクロプロセツサ
のデータバスに出力し、前記マイクロプロセツサ
によつて、前記計測開始時期および終了時期にそ
れぞれ前記データバスに出力される前記フリーラ
ンカウンタの第１および第２のカウント値の差を
求めて、前記第１のパルス列の時間間隔を計測す
るようにした時間間隔計測方法において、前記ゲ
ート手段はラツチ付きゲート回路を有し、前記第
１のパルス列が前記マイクロプロセツサに入力さ
れていないことを示す指示信号が前記マイクロプ
ロセツサから出力されると、第２のパルスを前記
ラツチ付きゲート回路に入力して前記フリーラン
カウンタのその時の第３のカウント値を前記デー
タバスに出力し、前記第２のパルス列が前記ラツ
チ付きゲート回路に入力されなくなると、前記フ
リーランカウンタのその時の第４のカウント値を
前記ラツチ付きゲート回路で一時記憶し、前記マ
イクロプロセツサによつて、前記第３および第４
図のカウント値の差を求めて、前記第２のパルス
列の時間間隔をも計測する。
（実施例）
第１図は本発明の実施例を示すブロツク構成図
で、１組のカウンタを使用して２系統の時間間隔
を計測するものである。第１図の構成は第３図の
従来技術に比較してゲート７０，７１の代りに例
えばRCA社製CD4508のようなラツチ付ゲート８
０，８１を用い、パルス発生回路１００から発生
される第２の被計測パルス列１７をラツチ付ゲー
トのラツチストローブ入力端子８０ｂ，８１ｂに
接続した点が異なる。ラツチ付ゲート８０，８１
はラツチストローブ入力端子８０ｂ，８１ｂへの
入力信号が高レベルの間は第３図のゲート７０，
７１と全く同じ動作を行なう。なお端子８０ａ，
８１ａはゲート７０，７１のゲート有効入力端子
７０ａ，７１ａに相当する。ラツチストローブ入
力端子８０ｂ，８１ｂへの入力信号が高レベルか
ら低レベルへ変化したときはこのラベルの立下り
に応答してラツチ付ゲート８０，８１はそのとき
のカウンタ３０，３１のカウント値３０ａ，３１
ａをラツチする。ラツチストローブ入力端子が低
レベルの間は先の立下りでラツチしたカウント値
を保持し続ける。この状態でゲート有効入力端子
８０ａ，８１ａに信号が加えられるとこの保持し
ているカウント値がデータバス９に現われるよう
になつている。
で、１組のカウンタを使用して２系統の時間間隔
を計測するものである。第１図の構成は第３図の
従来技術に比較してゲート７０，７１の代りに例
えばRCA社製CD4508のようなラツチ付ゲート８
０，８１を用い、パルス発生回路１００から発生
される第２の被計測パルス列１７をラツチ付ゲー
トのラツチストローブ入力端子８０ｂ，８１ｂに
接続した点が異なる。ラツチ付ゲート８０，８１
はラツチストローブ入力端子８０ｂ，８１ｂへの
入力信号が高レベルの間は第３図のゲート７０，
７１と全く同じ動作を行なう。なお端子８０ａ，
８１ａはゲート７０，７１のゲート有効入力端子
７０ａ，７１ａに相当する。ラツチストローブ入
力端子８０ｂ，８１ｂへの入力信号が高レベルか
ら低レベルへ変化したときはこのラベルの立下り
に応答してラツチ付ゲート８０，８１はそのとき
のカウンタ３０，３１のカウント値３０ａ，３１
ａをラツチする。ラツチストローブ入力端子が低
レベルの間は先の立下りでラツチしたカウント値
を保持し続ける。この状態でゲート有効入力端子
８０ａ，８１ａに信号が加えられるとこの保持し
ているカウント値がデータバス９に現われるよう
になつている。
第２の被計測パルス列を発生するパルス発生回
路１００の例として第１図では入力端子１６から
入力される未知電圧の値に応じたパルス巾を有す
る被計測パルス１７を発生する回路を示してい
る。第１図のパルス発生回路１００の動作は、先
ずマイクロプロセツサ４の１ビツト出力端子４ｅ
からの制御信号によつてスイツチ手段１９が閉成
しコンデンサ１３が完全に放電する。このとき比
較器１５の反転入力端子（−）は接地レベルにな
るので比較器１５の出力レベル、すなわち、第２
の被計測パルス１７のレベルは高レベルになる。
次にマイクロプロセツサ４の１ビツト出力端子４
ｅからの制御信号のレベルが反転するとスイツチ
手段１９が開放する。するとコンデンサ１３、抵
抗１４の値で決まる時定数でコンデンサ１３の充
電電圧、すなわち、接続点１３ａの電位が上昇す
る。このとき比較器１５の出力レベルは高レベル
のままであるが、コンデンサ１３の充電電圧が入
力端子１６から比較器１５の非反転入力端子
（＋）へ入力される未知電圧を越えると比較器１
５の出力は低レベルに反転する。このようにして
比較器１５から出力される第２の被計測パルス列
１７のパルス巾は未知電圧と一定の関係を有する
ことによる。
路１００の例として第１図では入力端子１６から
入力される未知電圧の値に応じたパルス巾を有す
る被計測パルス１７を発生する回路を示してい
る。第１図のパルス発生回路１００の動作は、先
ずマイクロプロセツサ４の１ビツト出力端子４ｅ
からの制御信号によつてスイツチ手段１９が閉成
しコンデンサ１３が完全に放電する。このとき比
較器１５の反転入力端子（−）は接地レベルにな
るので比較器１５の出力レベル、すなわち、第２
の被計測パルス１７のレベルは高レベルになる。
次にマイクロプロセツサ４の１ビツト出力端子４
ｅからの制御信号のレベルが反転するとスイツチ
手段１９が開放する。するとコンデンサ１３、抵
抗１４の値で決まる時定数でコンデンサ１３の充
電電圧、すなわち、接続点１３ａの電位が上昇す
る。このとき比較器１５の出力レベルは高レベル
のままであるが、コンデンサ１３の充電電圧が入
力端子１６から比較器１５の非反転入力端子
（＋）へ入力される未知電圧を越えると比較器１
５の出力は低レベルに反転する。このようにして
比較器１５から出力される第２の被計測パルス列
１７のパルス巾は未知電圧と一定の関係を有する
ことによる。
上記構成の本発明の実施例の動作について第１
図および第２図を参照しながら説明する。
図および第２図を参照しながら説明する。
第６図においてマイクロプロセツサ４は１ビツ
ト入力端子４ｂにスタートパルス１ａが現われる
前に１ビツト出力端子４ｅからの制御信号により
スイツチ手段１９を前述のように作動させて第２
図ｂの１７ａで示すように第２の被計測パルス列
１７を高レベルにする。パルス列１７が高レベル
になると前述のようにラツチ付ゲート８０，８１
は通常のゲートとして働くので、マイクロプロセ
ツサ４はこの第２の被計測パルス１７の立上り１
７ａの時刻を表わすカウンタ３０，３１のカウン
ト値３０ａ，３１ａを読み込み、RAM１１に夫
夫データ１１ｇ，１１ｈとして格納することがで
きる。次にマイクロプロセツサ４はプログラムに
より１ビツト入力端子４ｂで第１の被計測パルス
列１を監視する。第７図ａに示すように１ビツト
入力端子４ｂにスタートパルス１ａが入来すると
前述したような動作でスタートパルス１ａの立上
り時刻に関するデータをRAM１１に格納する。
その後第７図ｂの１７ｂで示すように未知電圧の
値に応じたパルス巾で第２の被計測パルス列１７
が立下る。この立下り時刻はラツチ付ゲート８
０，８１によつてラツチされる。マイクロプロセ
ツサ４は例えばカウンタ３０のカウント値３０ａ
を連続的に読み出したり、または第６図の破線で
示すように第２の被計測パルス１７を別の１ビツ
ト入力端子４ｆで直接監視することにより第２の
被計測パルス１７の立下り１７ｂをチエツクし、
第２の被計測パルス１７の立下り１７ｂを認識し
たら、その後マイクロプロセツサ４にとつて都合
の良い時刻にラツチ付ゲート８０，８１にラツチ
されたカウント値を読み出しRAM１１にデータ
１１ｉ，１１ｊとして格納する。その後マイクロ
プロセツサ４はプログラムによりエンドパルス１
ｂの入来前にパルス発生回路１００のスイツチ手
段１９を作動させて第２図ｂの１７a′で示すよう
に第２の被計測パルス１７を高レベルにする。こ
れによりラツチ付ゲート８０，８１は通常のゲー
ト機能にもどるので、マイクロプロセツサ４は１
ビツト入力端子４ｂを監視し第２図ａに示すよう
なエンドパルス１ｂの立上りの認識して前述のよ
うに立上り時刻を読み出すことができる。
ト入力端子４ｂにスタートパルス１ａが現われる
前に１ビツト出力端子４ｅからの制御信号により
スイツチ手段１９を前述のように作動させて第２
図ｂの１７ａで示すように第２の被計測パルス列
１７を高レベルにする。パルス列１７が高レベル
になると前述のようにラツチ付ゲート８０，８１
は通常のゲートとして働くので、マイクロプロセ
ツサ４はこの第２の被計測パルス１７の立上り１
７ａの時刻を表わすカウンタ３０，３１のカウン
ト値３０ａ，３１ａを読み込み、RAM１１に夫
夫データ１１ｇ，１１ｈとして格納することがで
きる。次にマイクロプロセツサ４はプログラムに
より１ビツト入力端子４ｂで第１の被計測パルス
列１を監視する。第７図ａに示すように１ビツト
入力端子４ｂにスタートパルス１ａが入来すると
前述したような動作でスタートパルス１ａの立上
り時刻に関するデータをRAM１１に格納する。
その後第７図ｂの１７ｂで示すように未知電圧の
値に応じたパルス巾で第２の被計測パルス列１７
が立下る。この立下り時刻はラツチ付ゲート８
０，８１によつてラツチされる。マイクロプロセ
ツサ４は例えばカウンタ３０のカウント値３０ａ
を連続的に読み出したり、または第６図の破線で
示すように第２の被計測パルス１７を別の１ビツ
ト入力端子４ｆで直接監視することにより第２の
被計測パルス１７の立下り１７ｂをチエツクし、
第２の被計測パルス１７の立下り１７ｂを認識し
たら、その後マイクロプロセツサ４にとつて都合
の良い時刻にラツチ付ゲート８０，８１にラツチ
されたカウント値を読み出しRAM１１にデータ
１１ｉ，１１ｊとして格納する。その後マイクロ
プロセツサ４はプログラムによりエンドパルス１
ｂの入来前にパルス発生回路１００のスイツチ手
段１９を作動させて第２図ｂの１７a′で示すよう
に第２の被計測パルス１７を高レベルにする。こ
れによりラツチ付ゲート８０，８１は通常のゲー
ト機能にもどるので、マイクロプロセツサ４は１
ビツト入力端子４ｂを監視し第２図ａに示すよう
なエンドパルス１ｂの立上りの認識して前述のよ
うに立上り時刻を読み出すことができる。
このように第１および第２の被計測パルスの位
相関係を調整させて第２の被計測パルス１７が高
レベルのとき、すなわち、ラツチ付ゲートがラツ
チ機能を行なわないとき第１の被計測パルス１の
スタートパルスおよびエンドパルスが入来するよ
うにすれば１組のカウンタを用いて２系統の時間
間隔を計測することができる。
相関係を調整させて第２の被計測パルス１７が高
レベルのとき、すなわち、ラツチ付ゲートがラツ
チ機能を行なわないとき第１の被計測パルス１の
スタートパルスおよびエンドパルスが入来するよ
うにすれば１組のカウンタを用いて２系統の時間
間隔を計測することができる。
（効果）
本発明においては、ラツチ付ゲートを使用し２
種類のパルス間隔を同一のカウンタで効率よく計
測できるという効果がある。
種類のパルス間隔を同一のカウンタで効率よく計
測できるという効果がある。
第１図は本発明の実施例を示すブロツク構成図
である。第２図は第１図の実施例におけるカンウ
ト値の読み込み順序を示すタイミング図である。
第３図は従来の時間間隔計測方法を示すブロツク
構成図である。第４図は第３図の方法における時
間間隔算出法を示す説明図である。 １……被計測時間間隔パルス、３……カウン
タ、４……マイクロプロセツサ、７，７０，７１
……ゲート、３０……下位のカウンタ、３１……
上位のカウンタ、８０，８１……ラツチ付ゲー
ト。
である。第２図は第１図の実施例におけるカンウ
ト値の読み込み順序を示すタイミング図である。
第３図は従来の時間間隔計測方法を示すブロツク
構成図である。第４図は第３図の方法における時
間間隔算出法を示す説明図である。 １……被計測時間間隔パルス、３……カウン
タ、４……マイクロプロセツサ、７，７０，７１
……ゲート、３０……下位のカウンタ、３１……
上位のカウンタ、８０，８１……ラツチ付ゲー
ト。
Claims (1)
- 【特許請求の範囲】 １ マイクロプロセツサに入力される第１のパル
ス列に同期した計測開始時期および計測終了時期
に、一定周波数のクロツクパルスを常時カウント
しているフリーランカウンタ手段のカウンタ値
を、ゲート手段を介して前記マイクロプロセツサ
のデータバスに出力し、 前記マイクロプロセツサによつて、前記計測開
始時期および終了時期にそれぞれ前記データバス
に出力される前記フリーランカウンタの第１およ
び第２のカウンタ値の差を求めて、前記第１のパ
ルス列の時間間隔を計測するようにした時間間隔
計測方法において、 前記ゲート手段はラツチ付きゲート回路を有
し、 前記第１のパルス列が前記マイクロプロセツサ
に入力されていないことを示す指示信号が前記マ
イクロプロセツサから出力されると、第２のパル
スを前記ラツチ付きゲート回路に入力して前記フ
リーランカウンタのその時の第３のカウント値を
前記データバスに出力し、 前記第２のパルス列が前記ラツチ付きゲート回
路に入力されなくなると前記フリーランカウンタ
のその時の第４のカウント値を前記ラツチ付きゲ
ート回路で一時記憶し、 前記マイクロプロセツサによつて、前記第３お
よび第４のカウント値の差を求めて、前記第２の
パルス列の時間間隔をも計測する ことを特徴とする時間間隔計測方法。 ２ 前記第２のパルス列を、前記マイクロプロセ
ツサからの前記指示信号が生じてから一定割合で
変化する電圧信号と、別途入力される電圧信号と
の比較によつて生じさせることを特徴とする特許
請求の範囲第１項の時間間隔測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55143861A JPS5767883A (en) | 1980-10-15 | 1980-10-15 | Method and device for measuring time intervals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55143861A JPS5767883A (en) | 1980-10-15 | 1980-10-15 | Method and device for measuring time intervals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5767883A JPS5767883A (en) | 1982-04-24 |
| JPS632353B2 true JPS632353B2 (ja) | 1988-01-18 |
Family
ID=15348677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55143861A Granted JPS5767883A (en) | 1980-10-15 | 1980-10-15 | Method and device for measuring time intervals |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5767883A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6318287A (ja) * | 1986-07-10 | 1988-01-26 | Yokogawa Electric Corp | 時間計測装置 |
| JP2711111B2 (ja) * | 1988-07-29 | 1998-02-10 | 株式会社日立製作所 | データ処理装置、計測方法及び制御方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5229259A (en) * | 1975-08-29 | 1977-03-04 | Toshiba Corp | Electronic clock |
| JPS53128238A (en) * | 1977-04-15 | 1978-11-09 | Toshiba Corp | Velocity test system |
| JPS5581329A (en) * | 1978-12-14 | 1980-06-19 | Canon Inc | Data imprinting camera |
| JPS5582965A (en) * | 1978-12-18 | 1980-06-23 | Nippon Denso Co Ltd | Measuring device for rotary time used on car |
| JPS5646482A (en) * | 1979-09-25 | 1981-04-27 | Nissan Motor Co Ltd | Time interval measuring methode |
-
1980
- 1980-10-15 JP JP55143861A patent/JPS5767883A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5767883A (en) | 1982-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS632353B2 (ja) | ||
| JPH0534474A (ja) | 計測タイマ装置 | |
| JP3516778B2 (ja) | 半導体試験装置における周波数測定方法 | |
| JPH0455272B2 (ja) | ||
| JPH0121436Y2 (ja) | ||
| JPH0519027A (ja) | 半導体論理集積回路 | |
| JPS6255110B2 (ja) | ||
| JP3903607B2 (ja) | パルス入力回路におけるパルスカウント方式 | |
| JPH0395484A (ja) | 電子時計の歩度計測装置 | |
| SU1226396A1 (ru) | Устройство дл измерени времени установлени электрического сигнала | |
| JP2911130B2 (ja) | 位相差検出装置 | |
| JPS5831525B2 (ja) | Ａ−ｄ ヘンカンキニオケルヨミトリソクドイジヨウケンシユツホウシキ | |
| SU1275472A1 (ru) | Устройство дл контрол параметров | |
| JPH038005A (ja) | タイマ制御方式 | |
| SU983610A1 (ru) | Устройство дл контрол параметров магнитных сердечников | |
| SU1649465A1 (ru) | Устройство дл измерени девиации частоты | |
| SU676972A1 (ru) | Цифровой измеритель периода гармонического сигнала | |
| SU1464172A1 (ru) | Устройство дл определени стационарности случайного процесса | |
| JPH0329749Y2 (ja) | ||
| SU813432A1 (ru) | Устройство дл контрол микро-пРОгРАММНОгО ABTOMATA | |
| JPH0721838B2 (ja) | 計測装置 | |
| SU591865A2 (ru) | Устройство дл допускового контрол и классификации | |
| JP2518022Y2 (ja) | 最大パルス幅測定回路 | |
| SU1377908A2 (ru) | Устройство дл измерени максимального и минимального периодов следовани сигналов | |
| SU1200183A1 (ru) | Устройство дл определени момента экстремумов периодических сигналов |