JPH0380293A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複数のランプなどがマトリックス状に配列さ
れて構成される表示装置に関する。

従来の技術 第６図は、従来の表示装置の基本的構成を示すブロック
図である。この表示装置は、ランプ３９をマトリックス
状に配列して構成された表示部３６を有し、ビデオカメ
ラ、ビデオテープレコーダなどからの映像信号を入力信
号とし、この入力信号を表示部３６の各表示画素である
ランプ３つに対応してデジタルデータに変換して、表示
部３６に前記映像信号を表示する。

映像信号は、映像信号処理装置３７によって赤色信号Ｒ
ａ、緑色信号Ｇａ、青色信号Ｂａ（総称するときは色信
号という）、水平同期信号Ｈ１垂直同期信号Ｖに分離さ
れる。色信号は、Ａ／Ｄ変換回路（アナログ／デジタル
変換回路）３１に与えられ、水平同期信号Ｈは水平アド
レス作成回路３２および垂直アドレス作成回路３３に与
えられ、垂直同期信号Ｖは垂直アドレス作成回路３３に
与えられる。Ａ／Ｄ変換回路３１は、水平アドレス作成
回路３２からのクロック信号に応答して色信号をそれぞ
れデジタルデータに変換し、記憶部３５に前記デジタル
データを与える。水平アドレス作成回路３２は、内部の
クロック発生回路からのクロック信号をカウンタで計数
し、計数値を水平方向アドレスとして記憶部３５に与え
る。このカウンタは垂直同期信号Ｈでリセットされる。

垂直アドレス作成回路３３は、水平同期信号Ｈをカウン
タで計数し、計数値を垂直方向アドレスとして記憶部３
５に与える。このカウンタは垂直同期信号Ｖでリセット
される。

記憶部う５は、水平アドレス作成回路３２および垂直ア
ドレス作成回路３３によって指、定されたアドレスにＡ
／Ｄ変換回路３１からのデジタルデータを記憶する。記
憶部３５に記憶されたデジタルデータは、読出しアドレ
ス作成回路３４からのアドレスデータに基づいて読出さ
れ、表示部３６に表示される。

現在、日本ではＴ　Ｖ　（Ｔｅ１ｅｖｉｓｉｏｎ）信号
としてＮＴＳＣ方式が採用されており、ＮＴＳＣ方式で
はインターレースを行っている。また、ＩＤＴＶ方式（
ハイビジョン〉とＮＴＳＣ方式との中間的なものとして
、インターレースの間のデータを動き補正して埋めるＩ
　ＤＴＶ方式が開発されており、ＩＤＴＶ方式はノンイ
ンターレースである。ＩＤＴＶ方式は、ＮＴＳＣ方式の
ＴＶ信号を変更しないで、主に受像機側で画質を向上さ
せる方式である。たとえば、フレームメモリなどを使い
、輝度信号と色信号との分離を確実に実行することや、
飛び越し走査を順次走査に変換して、見掛は上の垂直解
像度を向上させる。ただし、水平解像度は向上しない、
さらに表示部において、表示画面を構成する水平ライン
数がＴＶ信号の水平走査線数と同じものの他に、半分の
水平ライン数しかない小形の表示部もある。

発明が解決しようとする課題 上述のように、表示部３５の水平ライン数が入力される
映像信号の水平走査線数と異なる場合、従来では映像信
号を表示部３６に入力する前に、映像信号を映像信号処
理装置３７によって表示部３６の大きさに適応した信号
に変換してから入力する必要があった。

映像信号処理装置３７は、内部にメモリ３８を有してお
り、このメモリ３８を用いてデータの演算を行って映像
信号の拡大／縮小を行う装置であるが、非常に高価なも
のであり、表示装置も高価なものになるという問題があ
る。

本発明の目的は、上記課題を解決し、表示手段の表示ラ
イン数に応じて映像信号の縮小、すなわち映像データの
選択を行うことができる表示装置を提供することである
。

課題を解決するための手段 本発明は、映像信号に基づく映像データを表示する表示
手段と、 前記映像信号を規定する垂直走査期間内の水平走査線数
より少ない水平走査線数に対応する容量を有し、前記映
像データが記憶される記憶手段と、前記映像信号を規定
する水平同期信号に基づいて記憶手段の水平方向アドレ
スデータを作成する水平方向アドレスデータ作成手段と
、 前記水平同期信号に基づいて、前記垂直走査期間内の水
平走査線数より少ない水平走査線数に対応する記憶手段
の垂直方向アドレスデータを作成する縮小垂直方向アド
レスデータ作成手段とを含むことを特徴とする表示装置
である。

作　　用 本発明に従えば、映像信号に基づく映像データは記憶手
段に記憶され、記憶手段に記憶された映像データは表示
手段に表示される。映像データが記憶手段に記憶される
とき、水平方向アドレスデータ作成手段および縮小垂直
方向アドレスデータ作成手段がそれぞれ作成する水平方
向アドレスデータおよび垂直方向アドレスデータによっ
て指定されるアドレスに記憶される。

水平方向アドレスデータ作成手段は、前記映像信号を規
定する水平同期信号に基づいて記憶手段の水平方向アド
レスデータを作成する。また縮小垂直方向アドレスデー
タ作成手段は、前記水平同期信号に基づいて、前記垂直
走査期間内の水平走査線数より少ない水平走査線数に対
応する記憶手段の垂直方向アドレスデータを作成する。

したがって記憶手段には映像信号の水平走査線数を削減
して、映像データが記憶される。これによって表示手段
の表示ライン数に応じて映像データを選択して表示する
ことができる。

実施例 第１図は本発明の一実施例を示すブロック図であり、第
２図は本発明が実施される表示装置の基本的構成を示す
ブロック図である。第１図および第２図を参照して、表
示装置は、制御部３と表示手段である表示部４とを含ん
で構成され、ビデオカメラ１やビデオテープレコーダ２
からの映像信号、あるいはＴ　Ｖ　（Ｔｅ１ｅｖｉｓｉ
ｏｎ　）信号などが入力信号とされる０表示部４は、表
示画素である複数のランプ５がマトリックス状に配列さ
れて構成される。たとえば、水平方向の第１列目は赤色
ランプと緑色ランプが交互に配列され、第２列目は緑色
ランプと青色ランプとが交互に配列される。以下、奇数
番目の列は第１列目と同様な構成であり、偶数番目の列
は第２列目と同様な構成である。

制御部３は、前記入力信号を前記ランプ５に対応してデ
ジタルデータに変換して表示部４に与える。このとき制
御部３は、表示部４の水平方向の表示ライン数に応じて
入力される映像信号の間引きを行っている。このような
表示装置は□、たとえば野球場などに設置され、リプレ
イなどを表示したりしている。

ビデオカメラ１あるいはビデオテープレコーダ２からの
映像信号は、制御部３内の図示しない分離回路によって
ＲＧＢ信号Ｃ１水平同期信号Ｈ３および垂直同期信号■
Ｓに分離される。ＲＧＢ信号信号穴赤色信号Ｒ１緑色信
号Ｇおよび青色信号Ｂ″Ｃ′Ｃ′構成、ＲＧＢ信号信号
穴／Ｄ変換回路６に与えられ、水平同期信号Ｈ９は水平
方向アドレスデータ作成手段である水平アドレス作成回
路７および水平信号間引き回路８に与えられ、垂直同期
信号ＶＳは垂直アドレス作成回路９および記憶手段であ
る記憶部１０に与えられる。縮小垂直方向アドレスデー
タ作成手段は、水平信号間引き回路８および垂直アドレ
ス作成回路９で構成される。

Ａ／Ｄ変換回路６は、水平アドレス作成回路７からのク
ロック信号ＣＫに基づいてＲＧＢ信号信号穴れぞれＡ／
Ｄ変換し、デジタルデータを記憶部１０に与える。記憶
部１０は、水平アドレス作成回路７および垂直アドレス
作成回路９からのアドレスデータに応答し、Ａ／Ｄ変換
回路６からのデジタルデータを指定されたアドレスに記
憶する。

また、記憶部１０は、読出しアドレス作成回路１１から
のアドレスデータに応答して、デジタルデータを表示部
４に与える０表示部４は、記憶部１０からのデータに基
づいて表示を行う。

第３図は制御部３の構成を示すブロック図であり、第４
図は制御部３の動作を示すタイミングチャートである。

垂直同期信号ＶＳは第４図（１）に、水平同期信号Ｈ９
は第４図（４〉にそれぞれ示されている。垂直同期信号
ｖＳのローレベルからローレベルまでの期間が１画面分
の表示期間、すなわち垂直走査期間であり、水平同期信
号ＨＳのローレベルからローレベルまでの期間が１水平
ライン分の表示期間、すなわち水平走査期間である。

Ａ／Ｄ変換回路６は、Ａ／Ｄ変換回路１２Ｒ９１２Ｇ、
１２ＢとセレクタＳ１とで構成される。

たとえば赤色信号Ｒは、第４図（９）に示されており、
赤色信号ＲはＡ／Ｄ変換回路１２Ｒに与えられる。また
緑色信号Ｇおよび青色信号ＢはそれぞれＡ／Ｄ変換回路
１２Ｇ、１２Ｂに与えられる。

Ａ／Ｄ変換回路１２Ｒ，１２Ｇ、１２Ｂは、クロック発
生回路１４からのクロック信号ＣＫに応答して赤色信号
Ｒ１緑色信号Ｇ、青色信号Ｂをそれぞれデジタルデータ
ＤＲ，ＤＧ、ＤＢに変換する。

データはＤＲ，ＤＧ、ＤＢセレクタＳ１を介してメモリ
Ｍｌ、Ｍ２に与えられる。

セレクタＳ１は、後述するカウンタ１３，１５からそれ
ぞれ出力される最下位ビットを表すクロック信号に応答
して、入力される３種類のデータＤＲ，ＤＧ、ＤＢのう
ちから１種類だけ選択して出力する。前述のように表示
部４の奇数番目の列は赤色ランプと緑色ランプとで構成
されるので、奇数番目の水平走査期間のＲＧＢ信号信号
穴力されるどきは、カウンタ１３からの信号に応答して
、データＤＲ，ＤＧを交互に出力する。また偶数番目の
列は赤色ランプと青色ランプとで構成されるので、偶数
番目の水平走査期間のＲＧＢ信号Ｃが入力されるときは
、カウンタ１３からの信号に応答して、データＤＧ、Ｄ
Ｂを交互に出力する。さらに水平走査期間毎の動作の切
換えは、カウンタ１５からの信号に応答して行われる。

メモリＭｌ、Ｍ２は、垂直同期信号ＶＳによって書込動
作および読出動作が切換えられる。すなわち、垂直同期
信号ＶＳはフリップフロップ１９のＣＬＫＩ入力とされ
、したがって第４図（２〉。

（３〉に示すようにフリップフロップ１９のＱ１出力は
、垂直同期信号ＶＳが入力されるたびに信号レベルが反
転する。フリップフロップ１９のＱ１出力は、セレクタ
Ｓ４．Ｓ５に与えられ、またインバータ回路１８を介し
てセレクタＳ２．Ｓ３に与えられる。

セレクタＳ３．Ｓ５は、たとえばハイレベルの信号が入
力されるときには、カウンタ１３，１５からのアドレス
データをメモリＭｌ、Ｍ２に与え、ローレベルの信号が
入力されるときには、カウンタ１６からのアドレスデー
タをメモリＭｌ、Ｍ２に与える。セレクタ８２．９４は
、たとえばハイレベルの信号が入力されるときには、Ａ
／Ｄ変換回路１２Ｒ，１２Ｇ、１２Ｂからのデジタルデ
ータをメモリＭｌ、Ｍ２に与え、ローレベルの信号が入
力されるときにはメモリＭｌ、Ｍ２のデータを表示部４
に出力する。

したがって、たとえばＱ１出力がハイレベルのときには
、メモリＭ２にデータの書込みが行われ、このときメモ
リＭ１からはデータが読出されて表示部４に表示される
。またＱ１出力がローレベルのときには、メモリＭ１に
データの書込みが行われ、このときメモリＭ２からはデ
ータが読出されて表示部４に表示される。このような書
込み動作および読出し動作は、１画面毎に、すなわち垂
直同期信号ｖＳが入力されるたびに切換わる。

水平アドレス作成回路７は、カウンタ１３およびクロッ
ク発生回路１４で構成される。カウンタ１３は、クロッ
ク発生回路１４からのクロック信号ＣＫに基づいて計数
動作を行い、水平同期信号Ｈ３でリセットされる。カウ
ンタ１３の出力である計数値は水平方向アドレスデータ
であり、セレクタＳ３．Ｓ５に与えられる。

垂直アドレス作成回路９は、カウンタ１５で構成される
。カウンタ１５は、水平信号間引き回路８からの出力信
号をクロック信号として計数動作を行い、垂直同期信号
ＶＳによってリセットされる。カウンタ１５の出力であ
る計数値は垂直方向アドレスデータであり、セレクタ８
３．Ｓ５に与えられる。

水平信号間引き回路８は、デイツプスイッチＤＳＷおよ
びフリップフロップ２０で構成される。

デイツプスイッチＤＳＷのスイッチＸ１を導通させると
、水平同期信号Ｈ３がそのままカウンタ１５に与えられ
るので、カウンタ１５は第４図（５〉に示すように水平
同期信号Ｈ８が入力されるたびに１ずつカウントアツプ
され、計数値はセレクタ８３、Ｓ５に与えられる。した
がって１画面を構成する全ての水平ラインのデータがメ
モリＭｌ。

Ｍ２に書込まれる。

デイツプスイッチＤＳＷのスイッチＸ２を導通すると、
水平同期信号Ｈ８はフリップフロップ２０に与えられる
。これによってフリップフロップ２０のＱ２出力は、第
４図（６）、（７）に示すように、水平同期信号Ｈ３が
入力されるたびに信号レベルが反転される信号とされる
。つまり、水平走査期間の２倍の周期である信号がカウ
ンタ１５のクロック信号となる。したがって、第４図（
８）に示されるようにカウンタ１５は水平同期信号ＨＳ
が２回入力されるとｌだけカウントアツプされる。カウ
ンタ１５の出力である計数値は、セレクタＳ３．Ｓ５に
与えられる。これによって、奇数番目の水平ラインのデ
ータが書込まれた領域には、その奇数番目の水平ライン
に続く偶数番目の水平ラインのデータが書込まれること
になり、奇数番目の水平ラインのデータが消去され、偶
数番目の水平ラインのデータだけがメモリＭｌ、Ｍ２に
記憶されることになる。

読出しアドレス作成日Ｆｎ１１１は、カウンタ１６およ
びクロック発生回路１７で構成される。カウンタ１６は
、クロック発生回路１７のクロック信号を計数し、垂直
同期信号ｖＳでリセットされる。

カウンタ１６の出力である計数値は、セレクタＳ３、Ｓ
５に与えられる。これによってメモリＭｌ。

Ｍ２からは、映像データが順次的に読出されて、表示部
４に表示される。カウンタ１６は、前述のカウンタ１３
．１５がそれぞれたとえば８ビツトのカウンタであれば
、１６ビツトのカウンタである。

以上のように本実施例によれば、水平信号間引き回路８
を用いることによって、１画面を構成する画像データは
、１水平ラインおきにメモリＭｌ。

Ｍ２に記憶される。したがって、表示部４の表示画面の
サイズが１／４、すなわち表示部４の水平ライン数が１
／２となっても、容易に入力される映像信号を表示部４
に表示させることができる。

また、１水平ラインを構成するランプ５の数が増加ある
いは減少したときは、クロック発生回路１４の周波数を
ランプ５の数に応じて変更すればよい。

第５図は本発明の他の実施例のブロック図である０本実
施例は、前述の実施例と類似しているので、対応する構
成には同一の参照符号を付す。本実施例の特徴は、水平
信号間引き回路８として、プリセットカウンタ２１を使
用したことである。

プリセットカウンタ２１はたとえば４ビツトのカウンタ
であり、デイツブスイッチ２２で初期値としてたとえば
「１１０１」を設定する。水平同期信号ＨＳが１回入力
されると、デイツブスイッチ２２で設定された「１１０
１」がプリセットカウンタ２１に読み込まれる。その後
、水平同期信号ＨＳが２回入力されると、プリセットカ
ウンタ２１の計数値は「１１１１」となり、ＣＹ出力か
らパルスが出力される。このパルスがカウンタ１５のク
ロック信号とされる。さらにＣＹ出力は、カウンタ１５
の初期値の読込み許可信号としてＬＤ入力に入力され、
次に水平同期信号Ｈ８が入力されると、カウンタ１５は
再び「１１０１」からの計数動作を行う。

したがって、カウンタ１５は水平同期信号Ｈ８が３回入
力されると、計数値が１だけカウントアツプされるので
、２水平ラインおきにデータがメモリＭｌ、Ｍ２に記憶
される。これによって表示部４の表示画面サイズは１／
９となる。またプリセットカウンタ２１の初期値を変更
することによって、任意の表示画面サイズに対応させる
ことができる。

発明の効果 以上のように本発明によれば、表示手段の水平ライン数
に応じて映像データが選択されて表示されるので、表示
手段の表示画面の大きさを容易に変更することができる
。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明が実施される表示装置の基本的構成を示すブロッ
ク図、第３図は制御部３の具体的構成を示すブロック図
、第４図は第３図示の制御部３の動作を示すタイミング
チャート、第５図は本発明の他の実施例を示すブロック
図、第６図は従来の表示装置の構成を示すブロック図で
ある。 ３・・・制御部、４・・・表示部、７・・・水平アドレ
ス作成回路、８・・・水平信号間引き回路、９・・・垂
直アドレス作成回路、１０・・・記憶部、１１・・・読
出しアドレス作成回路

Claims (1)

1. 【特許請求の範囲】 映像信号に基づく映像データを表示する表示手段と、 前記映像信号を規定する垂直走査期間内の水平走査線数
   より少ない水平走査線数に対応する容量を有し、前記映
   像データが記憶される記憶手段と、前記映像信号を規定
   する水平同期信号に基づいて記憶手段の水平方向アドレ
   スデータを作成する水平方向アドレスデータ作成手段と
   、 前記水平同期信号に基づいて、前記垂直走査期間内の水
   平走査線数より少ない水平走査線数に対応する記憶手段
   の垂直方向アドレスデータを作成する縮小垂直方向アド
   レスデータ作成手段とを含むことを特徴とする表示装置
   。