JPS61214878A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS61214878A JPS61214878A JP60056603A JP5660385A JPS61214878A JP S61214878 A JPS61214878 A JP S61214878A JP 60056603 A JP60056603 A JP 60056603A JP 5660385 A JP5660385 A JP 5660385A JP S61214878 A JPS61214878 A JP S61214878A
- Authority
- JP
- Japan
- Prior art keywords
- image
- picture
- circuit
- output
- scanning line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003780 insertion Methods 0.000 claims abstract description 8
- 230000037431 insertion Effects 0.000 claims abstract description 8
- 238000003702 image correction Methods 0.000 claims description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ブラウン管表示器などに所望の画像を表示
する画像表示装置に係り、表示画面の走査線を任意の位
置で増加することにより、画像歪の補正や任意かつ所望
の画像を得る画像調整に関する。
する画像表示装置に係り、表示画面の走査線を任意の位
置で増加することにより、画像歪の補正や任意かつ所望
の画像を得る画像調整に関する。
コンピュータとカラーテレビ受像機とを組み合わせるこ
とにより種々の画像情報を映像として表示する画像表示
装置が実用化されているが、カラーテレビの規格には、
NTSC,PALおよびSECAMの規格があり、これ
ら各規格における走査線数を比較すると、NTSC規格
では、262本または525本、PALおよびSRCA
M規格では、313本または625本と2種に別れる。
とにより種々の画像情報を映像として表示する画像表示
装置が実用化されているが、カラーテレビの規格には、
NTSC,PALおよびSECAMの規格があり、これ
ら各規格における走査線数を比較すると、NTSC規格
では、262本または525本、PALおよびSRCA
M規格では、313本または625本と2種に別れる。
そこで、NTSC規格の画像表示を前提にPAL方式の
受像機にて画像を表示する場合、たとえば、水平方向の
幅はそのままにして垂直方向の走査線数を625本に補
正し、PAL方式のカラー画像を得る方法が取られてい
る。
受像機にて画像を表示する場合、たとえば、水平方向の
幅はそのままにして垂直方向の走査線数を625本に補
正し、PAL方式のカラー画像を得る方法が取られてい
る。
しかしながら、このような各規格における画面について
、第8図に示すNTSC方式の画面F。
、第8図に示すNTSC方式の画面F。
と、第9図に示すPAL規格に対応させた画面F、とを
比較した場合1、各画面の水平幅をH,、HP、垂直幅
をV、 、V、とすると、水平幅間ではHN =Hp
、垂直幅間ではVp =0.84XVNとなり、NTS
C方式の画面をPAL規格に置換した場合には、垂直方
向の幅が縮むことになる。
比較した場合1、各画面の水平幅をH,、HP、垂直幅
をV、 、V、とすると、水平幅間ではHN =Hp
、垂直幅間ではVp =0.84XVNとなり、NTS
C方式の画面をPAL規格に置換した場合には、垂直方
向の幅が縮むことになる。
これを特定の画像について見ると、第10図に示すよう
に、NTSC方式画像で正円を描いたものをPAL規格
の画像に置換すると、第11図に示すように、上下方向
の幅が縮まって楕円となり、上下方向が圧縮された画像
となる。なお、Lは走査線、Pは画像上のドツトを示す
。
に、NTSC方式画像で正円を描いたものをPAL規格
の画像に置換すると、第11図に示すように、上下方向
の幅が縮まって楕円となり、上下方向が圧縮された画像
となる。なお、Lは走査線、Pは画像上のドツトを示す
。
このように上下方向に画像の歪が生じるのは、NTSC
規格およびPAL規格の画像間のアスペクト比が異なる
ことに起因しており、たとえば、各規格における受像機
の走査線数190本間の幅は、同一のブラウン管表示器
を用いた場合、NTSC規格では163nSP A L
規格では142龍と、NTSC規格に対するPAL規格
の比率VRは、VR= 142/163−0.871
となり、この値は画像の上下幅の圧縮率を示す。
規格およびPAL規格の画像間のアスペクト比が異なる
ことに起因しており、たとえば、各規格における受像機
の走査線数190本間の幅は、同一のブラウン管表示器
を用いた場合、NTSC規格では163nSP A L
規格では142龍と、NTSC規格に対するPAL規格
の比率VRは、VR= 142/163−0.871
となり、この値は画像の上下幅の圧縮率を示す。
また、このような画像置換において、画像中に文字を描
く場合、その文字が上下方向に圧縮されるので、表示文
字の品位が低下する欠点がある。
く場合、その文字が上下方向に圧縮されるので、表示文
字の品位が低下する欠点がある。
そこで、この発明は、画像のアスペクト比を調整するこ
とにより、異なる規格間の画像補正や任意かつ所望の画
像を得ようとするものである。
とにより、異なる規格間の画像補正や任意かつ所望の画
像を得ようとするものである。
すなわち、この発明の画像表示装置は、画像信号を記憶
する画像記憶手段と、読出信号を発生して前記画像記憶
手段から画像情報を得る読出信号発生手段と、画像表示
のための同期信号を発生する信号発生手段と、前記読出
信号発生手段から得られる信号に基づいて任意の間隔で
走査線を挿入して垂直方向に補足表示できる領域を設け
るとともに、この走査線の挿入直前に表示された画像情
報を画像記憶手段から読み出し、前記挿入された走査線
上に表示するようにした画像補正手段とを備えて構成さ
れている。
する画像記憶手段と、読出信号を発生して前記画像記憶
手段から画像情報を得る読出信号発生手段と、画像表示
のための同期信号を発生する信号発生手段と、前記読出
信号発生手段から得られる信号に基づいて任意の間隔で
走査線を挿入して垂直方向に補足表示できる領域を設け
るとともに、この走査線の挿入直前に表示された画像情
報を画像記憶手段から読み出し、前記挿入された走査線
上に表示するようにした画像補正手段とを備えて構成さ
れている。
したがって、この発明は、特定の画面の標準走査線に対
し任意の位置に走査線を挿入して画面上のアスペクト比
を調整して画面を補正するとともに、挿入されたその走
査線に所望の画像を表示させている。
し任意の位置に走査線を挿入して画面上のアスペクト比
を調整して画面を補正するとともに、挿入されたその走
査線に所望の画像を表示させている。
また、画像補正手段には、補正比率を任意に設定し、外
部から任意に切換え可能にすれば、その切換えに応じて
任意かつ所望の画像を得ることができる。
部から任意に切換え可能にすれば、その切換えに応じて
任意かつ所望の画像を得ることができる。
また、画像補正手段によって挿入される走査線は、キャ
ラクタ表示の最下端の走査ラインに設定すれば、挿入走
査線のキャラクタ表示への影響を防止できる。
ラクタ表示の最下端の走査ラインに設定すれば、挿入走
査線のキャラクタ表示への影響を防止できる。
以下、この発明の実施例を図面を参照して詳細に説明す
る。
る。
第1図は、この発明の画像表示装置の実施例を示し、こ
の実施例は走査線8本ごとに1本の走査線を増加して画
像の上下方向の表示幅を修正するものである。
の実施例は走査線8本ごとに1本の走査線を増加して画
像の上下方向の表示幅を修正するものである。
第1図において、この画像表示装置には、画像情報を記
憶する書込み読出し可能な画像記憶手段としてビデオ記
憶素子(V−RAM)2が設けられ、このビデオ記憶素
子2には、キャラクタやグラフィックなどの種々の画像
情報が図示していない中央演算処理装置などの制御手段
を介して書き込まれている。
憶する書込み読出し可能な画像記憶手段としてビデオ記
憶素子(V−RAM)2が設けられ、このビデオ記憶素
子2には、キャラクタやグラフィックなどの種々の画像
情報が図示していない中央演算処理装置などの制御手段
を介して書き込まれている。
このビデオ記憶素子2に記憶された画像情報は、水平ア
ドレスA0、AI ・・・Ahおよび垂直アドレスA7
、A口 ・・・A 14の指定に基づいて読み出すこと
ができる。
ドレスA0、AI ・・・Ahおよび垂直アドレスA7
、A口 ・・・A 14の指定に基づいて読み出すこと
ができる。
これらアドレスを指定するための第1の信号発生手段と
して水平カウンタ4とともに、第2の信号発生手段とし
て垂直カウンタ6が設けられ、水平カウンタ4は342
進カウンタ、垂直カウンタ6は262進カウンタで構成
されている。
して水平カウンタ4とともに、第2の信号発生手段とし
て垂直カウンタ6が設けられ、水平カウンタ4は342
進カウンタ、垂直カウンタ6は262進カウンタで構成
されている。
水平カウンタ4には、図示しないクロック信号発生器か
らクロック信号CPが加えられており、水平カウンタ4
が発生する9ビツトのカウント出力中の最下位および最
上位のビットを除いた並列ビット出力HQ+ SHQ!
・・・HQ、は、ビデオ記憶素子2の読出信号とし
て水平アドレスA0、A1 ・・・A6となり、垂直カ
ウンタ6が発生する8ビツトの並列ビット出力VQ、
、VQ、 ・・・VQ、は、ビデオ記憶素子2の読出
信号として垂直アドレスA? 、Aa ・・・Al1
に対応している。
らクロック信号CPが加えられており、水平カウンタ4
が発生する9ビツトのカウント出力中の最下位および最
上位のビットを除いた並列ビット出力HQ+ SHQ!
・・・HQ、は、ビデオ記憶素子2の読出信号とし
て水平アドレスA0、A1 ・・・A6となり、垂直カ
ウンタ6が発生する8ビツトの並列ビット出力VQ、
、VQ、 ・・・VQ、は、ビデオ記憶素子2の読出
信号として垂直アドレスA? 、Aa ・・・Al1
に対応している。
また、水平カウンタ4の全並列ピント出力HQ0、HQ
l ・・・HQ、はデコーダ8に加えられ、デコーダ8
は水平カウンタ4の最終カウント値r34IJのlクロ
ックパルス前のカウント値r340Jを出力し、この出
力は遅延回路10で1パルスだけ遅延された後、水平カ
ウンタ4のリセット人力Rになるとともに、画像補正手
段としての画像補正論理回路12に加えられている。
l ・・・HQ、はデコーダ8に加えられ、デコーダ8
は水平カウンタ4の最終カウント値r34IJのlクロ
ックパルス前のカウント値r340Jを出力し、この出
力は遅延回路10で1パルスだけ遅延された後、水平カ
ウンタ4のリセット人力Rになるとともに、画像補正手
段としての画像補正論理回路12に加えられている。
画像補正論理回路12は、表示画面の垂直表示期間内に
おいて任意の間隔で走査線を挿入して垂直表示領域を増
加させ、かつ、挿入された走査線上にビデオ記憶素子2
から画像情報を読み出す論理回路である。
おいて任意の間隔で走査線を挿入して垂直表示領域を増
加させ、かつ、挿入された走査線上にビデオ記憶素子2
から画像情報を読み出す論理回路である。
すなわち、垂直カウンタ6の並列ビット出力VQ、 、
VQ、 ・・・VQ、の下位ビット出力VQ(1、V
Qt 、VQzはAND回路14に加えられ、また、下
位ビット出力VQ、、VQ、および最下位ビットV Q
oのインバータ16による反転出力はAND回路18
に加えられており、下位ビットV Qo 、V Q+
、V C;hがrlJ rlJrlJのとき、AND
回路14のAND条件が成立し、下位ビットVQ、 、
VQ、、VQtがrOJrlJ rlJのとき、AND
回路18のAND条件が成立し、それぞれ論理積出力が
発生するようにマトリックスが構成されている。そして
、AND回路14の出力および遅延回路10の出力はA
ND回路20に加えられ、両者のAND条件の成立によ
って発生するAND回路20の出力は、SRフリップフ
ロップ回路22(以下F−F回路22という)のリセッ
ト人力Rとなっている。また、AND回路24にはAN
D回路18の出力および遅延回路10の出力が加えられ
、両者の論理積による出力がF−F回路22のセット人
力Sになっている。そして、F−F回路22の非反転出
力Qは遅延回路26を介して特定時間だけ遅延させた後
、AND回路28に加えられている。このAND回路2
8には、垂直カウンタ6のカウント出力をコード化する
デコーダ30の出力NV、および調整入力端子32に加
えられたアスペクト比調整人力Acが加えられており、
デコーダ30の出力Nvl、アスペクト比調整入力AC
および遅延回路26の出力のAND条件の成立によって
発生する出力は、インバータ34を介して遅延回路10
の出力とともに、AND回路36に加えられている。A
ND回路36の出力は、垂直カウンタ6のクロック入力
CKとなっている。
VQ、 ・・・VQ、の下位ビット出力VQ(1、V
Qt 、VQzはAND回路14に加えられ、また、下
位ビット出力VQ、、VQ、および最下位ビットV Q
oのインバータ16による反転出力はAND回路18
に加えられており、下位ビットV Qo 、V Q+
、V C;hがrlJ rlJrlJのとき、AND
回路14のAND条件が成立し、下位ビットVQ、 、
VQ、、VQtがrOJrlJ rlJのとき、AND
回路18のAND条件が成立し、それぞれ論理積出力が
発生するようにマトリックスが構成されている。そして
、AND回路14の出力および遅延回路10の出力はA
ND回路20に加えられ、両者のAND条件の成立によ
って発生するAND回路20の出力は、SRフリップフ
ロップ回路22(以下F−F回路22という)のリセッ
ト人力Rとなっている。また、AND回路24にはAN
D回路18の出力および遅延回路10の出力が加えられ
、両者の論理積による出力がF−F回路22のセット人
力Sになっている。そして、F−F回路22の非反転出
力Qは遅延回路26を介して特定時間だけ遅延させた後
、AND回路28に加えられている。このAND回路2
8には、垂直カウンタ6のカウント出力をコード化する
デコーダ30の出力NV、および調整入力端子32に加
えられたアスペクト比調整人力Acが加えられており、
デコーダ30の出力Nvl、アスペクト比調整入力AC
および遅延回路26の出力のAND条件の成立によって
発生する出力は、インバータ34を介して遅延回路10
の出力とともに、AND回路36に加えられている。A
ND回路36の出力は、垂直カウンタ6のクロック入力
CKとなっている。
この実施例の場合、デコーダ30の切換出力は、NTS
C規格とPAL規格に対応しており、セレクト回路38
に加えられている。すなわち、このセレクト回路38に
は、調整入力端子32に加えられたアスペクト比調整人
力A、が選択信号として加えられており、選択された何
れかの規格に対応する規格出力は、垂直カウンタ6のリ
セット人力Rに加えられている。なお、この場合、NT
SC規格の出力はr261J、PAL規格の出力はr2
88Jである。
C規格とPAL規格に対応しており、セレクト回路38
に加えられている。すなわち、このセレクト回路38に
は、調整入力端子32に加えられたアスペクト比調整人
力A、が選択信号として加えられており、選択された何
れかの規格に対応する規格出力は、垂直カウンタ6のリ
セット人力Rに加えられている。なお、この場合、NT
SC規格の出力はr261J、PAL規格の出力はr2
88Jである。
また、デコーダ30の出力N■2および出力NV、はセ
レクト回路40に加えられ、入力端子32に加えられた
アスペクト比調整入力Acに基づいてセレクト回路38
と同様に何れかの規格出力が選択される。この場合、デ
コーダ30の出力NV、は「0」〜「191」、出力N
Vzはr219J〜r221Jであり、NTSC規格に
対応する出力、また、出力NV、はr244J〜r24
6Jであり、PAL規格に対応する出力である。セレク
ト回路40の出力によって得られる垂直同期信号Vと、
水平カウンタ4の出力を符号化するデコーダ42の出力
NH2で与えられる水平同期信号Hは、エクスクル−シ
ブOR回路44(以下EX−OR44という)に加えら
れ、このEX−OR44で得られた複合同期信号C3Y
NCは、ブラウン管表示器46(以下CRT46という
)に加えられている。
レクト回路40に加えられ、入力端子32に加えられた
アスペクト比調整入力Acに基づいてセレクト回路38
と同様に何れかの規格出力が選択される。この場合、デ
コーダ30の出力NV、は「0」〜「191」、出力N
Vzはr219J〜r221Jであり、NTSC規格に
対応する出力、また、出力NV、はr244J〜r24
6Jであり、PAL規格に対応する出力である。セレク
ト回路40の出力によって得られる垂直同期信号Vと、
水平カウンタ4の出力を符号化するデコーダ42の出力
NH2で与えられる水平同期信号Hは、エクスクル−シ
ブOR回路44(以下EX−OR44という)に加えら
れ、このEX−OR44で得られた複合同期信号C3Y
NCは、ブラウン管表示器46(以下CRT46という
)に加えられている。
そして、ビデオ記憶素子2から出力された8ビツトの画
像情報は、レジスタ48を介して上位4ビツトと下位4
ビツトに分離されてセレクト回路50に加えられ、4ビ
ツトの画像情報はカラー信号源としてのカラーパレット
回路52に加えられる。このカラーパレット回路52か
ら出力された赤(R)、緑(G)および青(B)の色信
号は、それぞれAND回路54.56.58に個別に加
えられ、さらに、各AND回路54.56.58には、
デコーダ30の出力NV、とデコーダ42の出力N H
tとによるAND条件の成立によって発生するAND回
路60の出力が制御信号として加えられている。そして
、前記各AND回路54.56.58の出力はDA変換
器62に加えられ、DA変換器62の出力は画像表示信
号として複合同期信号C3YNCに同期してCRT46
に加えられる。
像情報は、レジスタ48を介して上位4ビツトと下位4
ビツトに分離されてセレクト回路50に加えられ、4ビ
ツトの画像情報はカラー信号源としてのカラーパレット
回路52に加えられる。このカラーパレット回路52か
ら出力された赤(R)、緑(G)および青(B)の色信
号は、それぞれAND回路54.56.58に個別に加
えられ、さらに、各AND回路54.56.58には、
デコーダ30の出力NV、とデコーダ42の出力N H
tとによるAND条件の成立によって発生するAND回
路60の出力が制御信号として加えられている。そして
、前記各AND回路54.56.58の出力はDA変換
器62に加えられ、DA変換器62の出力は画像表示信
号として複合同期信号C3YNCに同期してCRT46
に加えられる。
以上の構成に基づき、第2図を参照して詳細に説明する
。
。
第2図において、Aは6.7.8.0の走査フィールド
を示し、BないしKはこれらの走査フィールドにおける
各部動作出力を示している。
を示し、BないしKはこれらの走査フィールドにおける
各部動作出力を示している。
水平カウンタ4の並列ビット出力HQ o〜HQ sが
デコーダ8に加えられると、このデコーダ8から、第2
図のBに示すように、最終カウント値r341Jの1ク
ロツクパルス前のカウント値r340Jが出力される。
デコーダ8に加えられると、このデコーダ8から、第2
図のBに示すように、最終カウント値r341Jの1ク
ロツクパルス前のカウント値r340Jが出力される。
このカウント値r340Jにおける出力パルスは、遅延
回路10で1クロックパルス時間だけ遅延させ、第2図
のCに示すパルスに変換されてAND回路20.24に
加えられる。
回路10で1クロックパルス時間だけ遅延させ、第2図
のCに示すパルスに変換されてAND回路20.24に
加えられる。
ここで、7行目の走査線が走査されるとき、AND回路
18から出力が発生するとともに、遅延回路10からr
340Jのカウント出力が送出されると、AND回路2
4のAND条件が成立し、AND回路24から第2図の
Fに示すセット人力SがF−F回路22に加えられ、F
−F回路22はセットされて第2図のGに示すように、
非反転出力Qを発生する。この非反転出力Qは遅延回路
26に加えられ、この遅延回路26から第2図のHに示
す遅延出力が得られ、この遅延出力はAND回路28に
加えられる。
18から出力が発生するとともに、遅延回路10からr
340Jのカウント出力が送出されると、AND回路2
4のAND条件が成立し、AND回路24から第2図の
Fに示すセット人力SがF−F回路22に加えられ、F
−F回路22はセットされて第2図のGに示すように、
非反転出力Qを発生する。この非反転出力Qは遅延回路
26に加えられ、この遅延回路26から第2図のHに示
す遅延出力が得られ、この遅延出力はAND回路28に
加えられる。
このとき、既に水平カウンタ4はカウントアツプすると
ともに、垂直カウンタ6はインバータ34の反転出力と
、遅延回路10の遅延出力信号によるAND条件の成立
によってAND回路36の出力で桁上げ、すなわち、垂
直アドレスがシフトされるので、AND回路14のAN
D条件が成立し、AND回路14から出力が送出される
。
ともに、垂直カウンタ6はインバータ34の反転出力と
、遅延回路10の遅延出力信号によるAND条件の成立
によってAND回路36の出力で桁上げ、すなわち、垂
直アドレスがシフトされるので、AND回路14のAN
D条件が成立し、AND回路14から出力が送出される
。
AND回路28は、調整入力端子32のアスペクト比調
整人力A、に「1」が立っていることにより、AND回
路28のAND条件が成立し、その出力がインバータ3
4を経て反転された後、AND回路36に加えられる結
果、AND回路36の出力が「1」からrOJに反転す
る。第2図の■はインバータ34の入力、第2図のJは
インバータ34を経て得られるその反転出力、第2図の
KはAND回路36の出力をそれぞれ示す。
整人力A、に「1」が立っていることにより、AND回
路28のAND条件が成立し、その出力がインバータ3
4を経て反転された後、AND回路36に加えられる結
果、AND回路36の出力が「1」からrOJに反転す
る。第2図の■はインバータ34の入力、第2図のJは
インバータ34を経て得られるその反転出力、第2図の
KはAND回路36の出力をそれぞれ示す。
次に、8行目の走査線の走査が開始され、再びデコーダ
8からr340Jのカウント出力が発生すると、その遅
延信号が遅延カウンタ10からAND回路20に加えら
れ、AND回路14の出力とともに、AND回路20の
AND条件を設立させる。このとき、通常の状態であれ
ば、AND回路36の入力条件を成立させ、その出力信
号で垂直カウンタ6のアドレスをシフトすることになる
が、この時点ではインバータ34の出力が「0」である
ため、AND回路36のAND条件が不成立となり、垂
直カウンタ6のアドレスのシフトは禁止される。すなわ
ち、垂直アドレスは、シフトされず、8行目の走査線を
指示したままであるので、水平カウンタ4が再度計数を
開始すると、9行目の走査線には8行目の垂直アドレス
に相当する画素がビデオ記憶素子2から読み出され、レ
ジスタ48、セレクト回路50、カラーパレット回路5
2およびDA変換器62を経てCRT46に表示される
。
8からr340Jのカウント出力が発生すると、その遅
延信号が遅延カウンタ10からAND回路20に加えら
れ、AND回路14の出力とともに、AND回路20の
AND条件を設立させる。このとき、通常の状態であれ
ば、AND回路36の入力条件を成立させ、その出力信
号で垂直カウンタ6のアドレスをシフトすることになる
が、この時点ではインバータ34の出力が「0」である
ため、AND回路36のAND条件が不成立となり、垂
直カウンタ6のアドレスのシフトは禁止される。すなわ
ち、垂直アドレスは、シフトされず、8行目の走査線を
指示したままであるので、水平カウンタ4が再度計数を
開始すると、9行目の走査線には8行目の垂直アドレス
に相当する画素がビデオ記憶素子2から読み出され、レ
ジスタ48、セレクト回路50、カラーパレット回路5
2およびDA変換器62を経てCRT46に表示される
。
また、8行目の走査線の走査により遅延回路10のr3
40Jの出力パルスがAND回路20に加えられ、この
AND回路20の出力がF−F回路22のリセット人力
Rに加えられると、その非反転出力Qが消滅し、この消
滅により遅延回路26の1クロックパルス分の遅延時間
をおいてAND回路28のAND条件が不成立となり、
インバータ34の出力が「0」から「1」に反転する。
40Jの出力パルスがAND回路20に加えられ、この
AND回路20の出力がF−F回路22のリセット人力
Rに加えられると、その非反転出力Qが消滅し、この消
滅により遅延回路26の1クロックパルス分の遅延時間
をおいてAND回路28のAND条件が不成立となり、
インバータ34の出力が「0」から「1」に反転する。
そして、9行目の走査線の走査の開始により、遅延回路
10からr340Jのカウント出力が発生すると、イン
バータ34の出力信号「1」がAND回路36に加わっ
ているので、AND回路36のAND条件が成立し、垂
直カウンタ6を作動してその垂直アドレスをシフトする
。この結果、走査線が8行目ごとに1行だけ挿入されて
増加される。
10からr340Jのカウント出力が発生すると、イン
バータ34の出力信号「1」がAND回路36に加わっ
ているので、AND回路36のAND条件が成立し、垂
直カウンタ6を作動してその垂直アドレスをシフトする
。この結果、走査線が8行目ごとに1行だけ挿入されて
増加される。
第1表は垂直カウンタ6と垂直アドレスの関係を示して
おり、下位ビット3桁がrlJ rlJ「1」となる
垂直アドレス時、すなわち、8行目にそのアドレスのシ
フトを停止し、走査線1本が挿入される。
おり、下位ビット3桁がrlJ rlJ「1」となる
垂直アドレス時、すなわち、8行目にそのアドレスのシ
フトを停止し、走査線1本が挿入される。
第 1 表
第3図はCRT46の画像表示エリヤの一例を示してお
り、H3は左水平走査帰線期間、H2は水平アクティブ
表示領域、H2は右水平走査帰線期間、H4は水平同期
信号期間、■、は垂直走査帰線期間、v2は垂直アクテ
ィブ表示領域、■。
り、H3は左水平走査帰線期間、H2は水平アクティブ
表示領域、H2は右水平走査帰線期間、H4は水平同期
信号期間、■、は垂直走査帰線期間、v2は垂直アクテ
ィブ表示領域、■。
は垂直走査帰線期間、V4は垂直同期信号期間を示す。
すなわち、表示領域BDは、水平アクティブ領域H3と
垂直アクティブ領域v2で区画されており、走査線は垂
直アクティブ領域v2の任意の位置、この実施例では、
第4図に示すように、8行目の次に破線で示す走査線が
挿入され、次の166行目次に破線で示す走査線が挿入
される。
垂直アクティブ領域v2で区画されており、走査線は垂
直アクティブ領域v2の任意の位置、この実施例では、
第4図に示すように、8行目の次に破線で示す走査線が
挿入され、次の166行目次に破線で示す走査線が挿入
される。
このような走査線の挿入によって、NTSC規格で描か
れた第10図に示す正円をPAL規格の画像では、第5
図に示すように、挿入走査線に挿入走査線前の画素が加
えられる結果、NTSC規格の画像に等しい正円が得ら
れる。
れた第10図に示す正円をPAL規格の画像では、第5
図に示すように、挿入走査線に挿入走査線前の画素が加
えられる結果、NTSC規格の画像に等しい正円が得ら
れる。
このようにNTSC規格の画像を煩雑なプログラム処理
を用いずに、ハードウェアによってPAL規格の画像に
変換でき、実施例では走査線数を24本増加しているの
で、画像はその下辺が画面の下方に延長された表示とな
るが、この修正は容易に成し得る。
を用いずに、ハードウェアによってPAL規格の画像に
変換でき、実施例では走査線数を24本増加しているの
で、画像はその下辺が画面の下方に延長された表示とな
るが、この修正は容易に成し得る。
また、実施例ではNTSC規格とPAL規格との画像変
換による画像品質の低下を防止するため、アスペクト比
を調整することにより、走査線の挿入により画像を修正
しているが、これは規格の互換性を高めるだけでなく、
画面の任意の位置に単一または複数の走査線を任意に挿
入することにより、任意かつ所望の画像を得ることがで
きるものであり、NTSC規格とPAL規格との画像変
換のみに特定されるものではない。
換による画像品質の低下を防止するため、アスペクト比
を調整することにより、走査線の挿入により画像を修正
しているが、これは規格の互換性を高めるだけでなく、
画面の任意の位置に単一または複数の走査線を任意に挿
入することにより、任意かつ所望の画像を得ることがで
きるものであり、NTSC規格とPAL規格との画像変
換のみに特定されるものではない。
しかも、第6図に示すように、8×8ドツトの文字表示
rPA・・」のようにキャラクタ表示について、第7図
に示すように、その表示の最下端のライン、この実施例
では8行目に走査線を挿入すれば、走査線が1行増加す
ることにより、表示文字rPA・・」の上下の行間を増
加させて表示文字を見易くすることができるとともに、
キャラクタ表示の歪の発生を防止できる。
rPA・・」のようにキャラクタ表示について、第7図
に示すように、その表示の最下端のライン、この実施例
では8行目に走査線を挿入すれば、走査線が1行増加す
ることにより、表示文字rPA・・」の上下の行間を増
加させて表示文字を見易くすることができるとともに、
キャラクタ表示の歪の発生を防止できる。
なお、実施例ではアスペクト比の調整をNTSC規格と
PAL規格の画像処理について設定しているが、任意の
アスペクト比を設定するために走査線の挿入位置、挿入
本数など任意に設定し、任意の補正比率を設定して所望
の画像を得ることが可能である。
PAL規格の画像処理について設定しているが、任意の
アスペクト比を設定するために走査線の挿入位置、挿入
本数など任意に設定し、任意の補正比率を設定して所望
の画像を得ることが可能である。
以上説明したように、この発明によれば、簡単に論理構
成された画像補正手段により特定の画像の任意の位置に
走査線を挿入することができるので、画像のアスペクト
比調整によって画像を補正するので、たとえば、NTS
C規格の画像とPAL規格の画像を等しくすることがで
きることは勿論のこと、任意かつ所望の画像を得ること
ができる。
成された画像補正手段により特定の画像の任意の位置に
走査線を挿入することができるので、画像のアスペクト
比調整によって画像を補正するので、たとえば、NTS
C規格の画像とPAL規格の画像を等しくすることがで
きることは勿論のこと、任意かつ所望の画像を得ること
ができる。
第1図はこの発明の画像表示装置の実施例を示すブロッ
ク図、第2図はその動作タイミング波形を示すタイミン
グチャート、第3図は画面の表示エリヤを示す説明図、
第4図は走査線の挿入を示す説明図、第5図は補正され
たPAL規格の画像を示す説明図、第6図は補正前のド
ツトによる文字表示画像を示す説明図、第7図は補正後
のドツト表示による文字表示画像を示す説明図、第8図
はNTSC規格の画面を示す説明図、第9図はPAL規
格の画面を示す説明図、第10図は基準となるNTSC
規格による画像を示す説明図、第11図はPAL規格に
よる画像を示す説明図である。 2・・・画像記憶手段としてのビデオ記憶素子、4・・
・水平カウンタ、6・・・垂直カウンタ、8・・・デコ
ーダ、12・・・画像補正手段としての画像補正論理回
路。 第3図 アーーーーーーーーーーーーーーーーーーーー−−−一
15−−−−−−一−−−−−−−−−−−−−−−−
−一第4図 第5図 第6図 第7図 第9図
ク図、第2図はその動作タイミング波形を示すタイミン
グチャート、第3図は画面の表示エリヤを示す説明図、
第4図は走査線の挿入を示す説明図、第5図は補正され
たPAL規格の画像を示す説明図、第6図は補正前のド
ツトによる文字表示画像を示す説明図、第7図は補正後
のドツト表示による文字表示画像を示す説明図、第8図
はNTSC規格の画面を示す説明図、第9図はPAL規
格の画面を示す説明図、第10図は基準となるNTSC
規格による画像を示す説明図、第11図はPAL規格に
よる画像を示す説明図である。 2・・・画像記憶手段としてのビデオ記憶素子、4・・
・水平カウンタ、6・・・垂直カウンタ、8・・・デコ
ーダ、12・・・画像補正手段としての画像補正論理回
路。 第3図 アーーーーーーーーーーーーーーーーーーーー−−−一
15−−−−−−一−−−−−−−−−−−−−−−−
−一第4図 第5図 第6図 第7図 第9図
Claims (3)
- (1)画像信号を記憶する画像記憶手段と、読出信号を
発生して前記画像記憶手段から画像情報を得る読出信号
発生手段と、画像表示のための同期信号を発生する信号
発生手段と、前記読出信号発生手段から得られる信号に
基づいて任意の間隔で走査線を挿入して垂直方向に補足
表示できる領域を設けるとともに、この走査線の挿入直
前に表示された画像情報を画像記憶手段から読み出し、
前記挿入された走査線上に表示するようにした画像補正
手段とを備えたことを特徴とする画像表示装置。 - (2)前記画像補正手段には、補正比率を任意に設定し
、外部から任意に切換え可能にしたことを特徴とする特
許請求の範囲第1項に記載の画像表示装置。 - (3)前記画像補正手段によって挿入される走査線は、
キャラクタ表示の最下端の走査線に設定したことを特徴
とする特許請求の範囲第1項に記載の画像表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60056603A JPS61214878A (ja) | 1985-03-20 | 1985-03-20 | 画像表示装置 |
| EP19860103631 EP0195998B1 (en) | 1985-03-20 | 1986-03-18 | Display controller |
| DE8686103631T DE3680693D1 (de) | 1985-03-20 | 1986-03-18 | Anzeigesteuergeraet. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60056603A JPS61214878A (ja) | 1985-03-20 | 1985-03-20 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61214878A true JPS61214878A (ja) | 1986-09-24 |
Family
ID=13031795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60056603A Pending JPS61214878A (ja) | 1985-03-20 | 1985-03-20 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61214878A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021889A (ja) * | 1988-06-10 | 1990-01-08 | Sharp Corp | 表示装置 |
| JPH0274991A (ja) * | 1988-09-12 | 1990-03-14 | Oki Electric Ind Co Ltd | 液晶表示密度制御回路 |
| JPH02150892A (ja) * | 1988-12-02 | 1990-06-11 | Hitachi Ltd | 表示容量変換装置および表示システム |
| JPH04348390A (ja) * | 1987-06-19 | 1992-12-03 | Toshiba Corp | フラットディスプレイの表示切換制御方式 |
| JPH08227285A (ja) * | 1995-12-04 | 1996-09-03 | Hitachi Ltd | 拡大表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5331572A (en) * | 1976-09-06 | 1978-03-24 | Kobe Steel Ltd | Reproducing method for eluted solution |
-
1985
- 1985-03-20 JP JP60056603A patent/JPS61214878A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5331572A (en) * | 1976-09-06 | 1978-03-24 | Kobe Steel Ltd | Reproducing method for eluted solution |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04348390A (ja) * | 1987-06-19 | 1992-12-03 | Toshiba Corp | フラットディスプレイの表示切換制御方式 |
| JPH021889A (ja) * | 1988-06-10 | 1990-01-08 | Sharp Corp | 表示装置 |
| JPH0274991A (ja) * | 1988-09-12 | 1990-03-14 | Oki Electric Ind Co Ltd | 液晶表示密度制御回路 |
| JPH02150892A (ja) * | 1988-12-02 | 1990-06-11 | Hitachi Ltd | 表示容量変換装置および表示システム |
| JPH08227285A (ja) * | 1995-12-04 | 1996-09-03 | Hitachi Ltd | 拡大表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5257103A (en) | Method and apparatus for deinterlacing video inputs | |
| US5010413A (en) | Method and apparatus for displaying an enlarged image on multiple monitors to form a composite image | |
| US7542098B2 (en) | Display device and display method | |
| US5473382A (en) | Video signal converting apparatus for converting an interlace video signal into a non-interlace video signal for reduction | |
| JPS60263139A (ja) | 画像記録装置 | |
| JPS61214878A (ja) | 画像表示装置 | |
| KR950009698B1 (ko) | 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러 | |
| US5003388A (en) | Apparatus for displaying a video signal | |
| US20040075763A1 (en) | Conversion of interwoven video to raster video | |
| JPH051949B2 (ja) | ||
| US7202900B2 (en) | Method of producing frame pair signals from an image sensor and method for displaying same | |
| JPH02228180A (ja) | ビデオプロジェクタ装置 | |
| JP3258773B2 (ja) | 多方式対応液晶表示装置 | |
| JPS61214879A (ja) | 画像表示装置 | |
| JPH084331B2 (ja) | 画像表示装置 | |
| JP2805856B2 (ja) | 画像データ読み出し回路 | |
| JPH01284185A (ja) | 液晶表示装置 | |
| JPH0515349B2 (ja) | ||
| US5485218A (en) | Image processor for producing even field video data based on odd field video data | |
| JP2548017B2 (ja) | 倍速変換装置 | |
| RU2245002C2 (ru) | Способ отображения сигналов телевизионного изображения в приемнике твч | |
| JPH0282765A (ja) | 複画面表示制御回路及びそれを備えた映像機器 | |
| JPH0380293A (ja) | 表示装置 | |
| JPH02301272A (ja) | 画像表示方式 | |
| JP2000330495A (ja) | 映像表示装置 |