JPH0380346B2 - - Google Patents

Info

Publication number
JPH0380346B2
JPH0380346B2 JP57226321A JP22632182A JPH0380346B2 JP H0380346 B2 JPH0380346 B2 JP H0380346B2 JP 57226321 A JP57226321 A JP 57226321A JP 22632182 A JP22632182 A JP 22632182A JP H0380346 B2 JPH0380346 B2 JP H0380346B2
Authority
JP
Japan
Prior art keywords
patterns
chip
pattern
face
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57226321A
Other languages
English (en)
Other versions
JPS59117225A (ja
Inventor
Takahiro Furuhashi
Osamu Tachibana
Takashi Asayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Hitachi High Tech Corp
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd, Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP57226321A priority Critical patent/JPS59117225A/ja
Publication of JPS59117225A publication Critical patent/JPS59117225A/ja
Publication of JPH0380346B2 publication Critical patent/JPH0380346B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07178—Means for aligning

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明はフエイスダウンボンダに関する。
半導体装置において、チツプ(回路素子)の電
極と外部リードとの接続を図る構造の1つとして
第1図で示すように、チツプ1の電極を盛り上げ
てパンプ電極2とし、このパンプ電極2を直接配
線基板3の配線層4に重ね合せるようにして接続
するいわゆるフエイスダウンボンデイングが知ら
れている。このボンデイングにあたつてフエイス
ダウンボンダが用いられている。
このフエイスダウンボンダにあつては、基板パ
ターンとチツプパターンの位置合せが必要とな
る。この場合、位置合せ機構としては、ハーフミ
ラーを用いた光学系を利用する方法(図示せず)、
また、第2図a,bで示すような、2つの工業用
テレビカメラ(ITV)を用いて画像処理を利用
する方法がある。すなわち、基板3をテーブル5
上に載置するとともに、透明ガラス板6上にチツ
プ1をそのパンプ電極部分を下面にして載置し、
第1のITV7により基板3のパターンを、また
第2のITV8によりチツプ1のパターンをそれ
ぞれ写し、画像処理により、第2図bのようにモ
ニタテレビ10で両パターン12,13を目視認
識する。
そして、チツプ1を下端に真空吸着保持する支
持ツール9の降下地点11の位置に、チツプパタ
ーン13あるいは、基板パターン12を位置(重
ね)合せした後、支持ツール9によつてチツプ1
を真空吸着しテーブル5上に支持ツール9を移動
させ基板3にチツプ1を重ね合せかつ熱を利用し
てそれぞれの接続物の接続を図る。また、位置合
せ(アライメント)は支持ツール9あるいは、透
明ガラス板6、およびテーブル5をXY方向に移
動させたり、回転させたりして行なう。
ところで、従来、この位置合せ手順としては、
まず、第3図aに示すように支持ツール9を移動
させて透明ガラス板6上に臨ませ、第2のITV
8によつて支持ツール先端像11をモニタテレビ
10の画面中央に写し出す。その後テーブル5を
移動制御して支持ツール先端像11に、第1の
ITV7によつて同モニタテレビ10に写し出さ
れる基板パターン12を重ね合せて位置合せす
る。つぎに第3図bで示すように支持ツール9を
移動させた後基板パターン12と第2のITV8
によつて写し出されるチツプパターン13とを透
明ガラス板6を移動制御して、両パターンを重ね
合せて位置合せする。
このように、従来は、基準となるパターンを順
次かえて位置合せを行なうという方法がとられて
いた。しかし、この方法では、一工程で少なくと
も2回位置合せを行なうことになり、作業の能率
向上、自動化を図るうえで大きな障害となつてい
た。
したがつて、本発明の目的は、作業の能率向上
を図ることができるとともに、自動化にも適する
構造のフエイスダウンボンダを提供することにあ
る。
このような目的を達成する為に、本発明は、目
視確識する像または画面上に、基準となるマーク
を配し、この基準マークにそれぞれの接続物、被
接続物画像を重ね合せる構造の位置合せ機構を有
するボンダとするものであつて以下実施例により
本発明を説明する。
第4図は、本発明の一実施例によるフエイスダ
ウンボンダの位置合せ機構を示す。同図に示すよ
うに、モニタテレビ10の画面上に、それぞれ相
互に平行となる縦2本横2本の電子ライン14を
引き、画面中央に四角枠からなるマークを設け
る。この四角枠のマークは、支持ツール先端像の
位置に設定し基準マーク15とする。この位置合
せ機構における、位置合せは、基準マーク15に
基板パターン12およびチツプパターン13を移
動させ、両パターンを重ね合せるだけで行なえ
る。
このような実施例によれば、位置合せ時におけ
る支持ツールの移動という動作(操作)が不用と
なり、1回で、位置合せ作業を完了することがで
きる。したがつて、作業性が向上するとともに、
操作が簡素であることから自動化も可能である。
なお、本発明は、前記実施例に限定されない。例
えば、接眼ミクロを基準マークとしてもよい。ま
た、基準マークは他の形状でもよい。さらに、接
続物および被接続物は基板、チツプ以外のもので
よいことは勿論である。
以上のように本発明によれば、対向する対象物
の位置合せが1回ですみ、作業能率の向上を図る
ことができる。また自動化が容易になる。
【図面の簡単な説明】
第1図はフエイスダウン構造を示す正面図、第
2図a,bは従来のフエイスダウンボンダにおけ
る位置合せ機構を示す概略図、第3図a,bは、
従来の位置合せ方法を示す概略図、第4図は、本
発明の一実施例によるフエイスダウンボンダの位
置合せ方法を示す概略図。 1……チツプ、2……バンプ電極、3……基
板、4……配線層、5……テーブル、6……透明
ガラス、7……第1のITV(1)、8……第2の
ITV(2)、9……支持ツール、10……モニタテ
レビ、11……支持ツール先端像、13……チツ
プパターン、12……基板パターン、14……電
子ライン、15……基準マーク。

Claims (1)

    【特許請求の範囲】
  1. 1 対向する接続物と被接続物の量パターンを同
    時に認識して接続物と被接続物の位置合わせを行
    なつた後、両パターンを重ね合わせ、その後接続
    物と被接続物との接続を図るフエイスダウンボン
    ダにおいて、前記両パターンが同時に認識できる
    モニタテレビが設けられ、そのモニタテレビの画
    面上にそれぞれ相互に平行となる縦2本横2本の
    電子ラインを引くことによつて画面中央に四角枠
    からなる基準マークを設置し、この基準マークに
    それぞれ両パターンを位置合わせすることによつ
    て接続物と被接続物のとの位置合わせを行なうこ
    とを特徴とするフエイスダウンボンダ。
JP57226321A 1982-12-24 1982-12-24 フエイスダウンボンダ Granted JPS59117225A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57226321A JPS59117225A (ja) 1982-12-24 1982-12-24 フエイスダウンボンダ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57226321A JPS59117225A (ja) 1982-12-24 1982-12-24 フエイスダウンボンダ

Publications (2)

Publication Number Publication Date
JPS59117225A JPS59117225A (ja) 1984-07-06
JPH0380346B2 true JPH0380346B2 (ja) 1991-12-24

Family

ID=16843355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57226321A Granted JPS59117225A (ja) 1982-12-24 1982-12-24 フエイスダウンボンダ

Country Status (1)

Country Link
JP (1) JPS59117225A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10338809B4 (de) * 2003-08-21 2008-05-21 Hesse & Knipps Gmbh Verfahren und Vorrichtung zur Justage von Bondkopfelementen

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574131A (en) * 1980-06-10 1982-01-09 Nippon Abionikusu Kk Device for mounting of semiconductor chips

Also Published As

Publication number Publication date
JPS59117225A (ja) 1984-07-06

Similar Documents

Publication Publication Date Title
JPS6273639A (ja) 半導体チツプの装着方法
KR102354344B1 (ko) 반도체 소자 접착 기기
JPS59117225A (ja) フエイスダウンボンダ
JP3163717B2 (ja) ボンディング方法およびその装置
JP2001217387A (ja) 半導体装置および半導体装置の製造方法
JP3094639B2 (ja) 液晶表示モジュールにおける回路基板の接合方法
JPH0587949U (ja) 半導体チップ
JPH0212024B2 (ja)
JP3370419B2 (ja) 電子部品を回路基板に実装する際の位置合わせ方法
JPH04199525A (ja) フリップチップボンダー装置及び該装置の位置合わせ方法
JPH05152794A (ja) Icチツプ実装装置
JPH0131296B2 (ja)
JPS6257098B2 (ja)
JPH04102339A (ja) 半導体素子及びその実装方法
JPS6239537B2 (ja)
JP2701174B2 (ja) バンプ付け方法
JP2907246B2 (ja) 部品実装装置
JP3209250B2 (ja) 光電子集積回路実装装置
JPH08264588A (ja) ボンディング方法
JPS5826664B2 (ja) 自動ワイヤボンデイング方法
JPH05190553A (ja) 半導体部品の実装構造及びその半田バンプの製造方法
JPH0139216B2 (ja)
JP2018006510A (ja) 部品実装装置
TW202425198A (zh) 基板處理裝置以及基板處理方法
JP3089787B2 (ja) 縦横並列ランドのチェックエリア設定方法