JPH0382913A - エンコーダの信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、位置検出装置としてのエンコーダの信号処
理回路に関する。

（従来の技術） 位置検出装置としてのエンコーダには、いわゆるレゾル
バや特開昭６２−８０１５号公報に開示されているエン
コーダなどのように、正弦波２相出力信号が得られるタ
イプがある。このようなタイプのエンコーダは、２つの
正弦波信号の値の紹合せに従って位置の検出を行なうの
で、原理的に高精度な位置検出を行えるという利点があ
る。

（発明が解決しようとする課題） しかし、エンコーダから出力される２相の正弦波信号は
正確な正弦波ではなく、誤差を含むのが一般的である。

例えばエンコーダの機械的構造に起因した誤差は、ロー
タリーエンコーダの同一回転位置で必ず発生ずる。また
、このような誤差はエンコーダの環境温度によっても変
化することがある。従来は、このようにエンコーダの正
弦波２相出力信号が誤差を含んでいたため、現実に高精
づ 度な位置検出を行うことが困難であった。

（発明の目的） この発明は、従来技術における上述の課題を解決するた
めになされたものであり、高精度な位置検出を行うこと
ができるエンコーダの信号処理回路を意提供することを
目的とする。

（課題を解決するための手段） 上述の課題を解決するため、この発明の第１の構成では
、所定の可動部に取付けられたエンコーダから、固定部
に対する前記可動部の相対位置を位相変数として含むよ
うな異相の第１と第２の正弦波信号を受けて、前記相対
位置を検出するためのエンコーダの信号処理回路であっ
て、次の各手段を備えている。

■　可変パラメータとしての仮位置を経時的に変化させ
つつ、当該仮位置を位相変数とした理想的正弦波波形を
有する信号として、異相の第１と第２の基準正弦波信号
を発生する基準正弦波信号生成手段。

■　前記相対位置に応じて変化する前記第１と第２の正
弦波信号の理想的正弦波波形からのズレに基づいて予め
求められた第１と第２の補正データを、前記仮位置に応
じて記憶しており、前記仮位置に応じて第１と第２の補
正データをそれぞれ発生する補正データ発生手段。

■　前記第１と第２の基準正弦波信号をそれぞれ前記第
１と第２の補正データで補正することにより、第１と第
２の補正基準信号を生成する補正手段。

■　前記第１と第２の補正基準信号をそれぞれ前記第１
と第２の正弦波信号と乗算することにより、第１と第２
の乗算信号を生成する乗算手段。

■　前記第１と第２の乗算信号の差分を求め、当該差分
が所定の基準差分値に等しいときに、前記仮位置を前記
相対位置の検出値として発生する検出手段。

この発明の第２の構成では、第１の構成における■補正
データ発生手段のかわりに、 ■′第２のパラメータに応じて変化する前記第１と第２
の正弦波信号の理想的正弦波波形からのズレに基づいて
予め求められた第１と第２の補正データを、前記第２の
パラメータに応じて記憶しており、前記第２のパラメー
タに応じて第１と第２の補正データをそれぞれ発生する
補正データ発生手段 を備えている。

なお、この実施例における「位置」とは、直線軸上の位
置のみでなく、回転軸まわりの回転角なとも含む用語で
ある。また、「正弦波」とは、ｓｉｎθで表わされる狭
義の正弦波のみでなく、これと位相のずれた余弦波など
も含む広い意味の用語である。

（作用） 基準正弦波信号を補正した補正基準信号に基づいて可動
部の相対位置を検出するので、エンコーダからの正弦波
信号が正確な正弦波からずれている場合にも、可動部の
相対位置を正確に求めることができる。

エンコーダからの正弦波信号が理想的正弦波からずれて
いるズレ量が相対位置の値に応じて変化する場合には、
補正信号データ手段は低位置に応じて補正データを発生
すればよい。

また、前記ズレ量が第２パラメータに応じて変化する場
合には、補正データ発生手段は当該第２のパラメータに
応じて補正データを発生すればよい。

（実施例） Ａ、装置の全体構成 第１図は、本発明の一実施例を適用した制御システムの
構成を示すブロック図である。この制御システムは、第
１のエンコーダ１０と、第２のエンコーダ２０と、第１
のエンコーダ用の第］の信号処理回路３０と、第２のエ
ンコーダ用の第２の信号処理回路４０と、制御装置６０
と、スイッチ回路７０とを備えている。

第１と第２のエンコーダ１０．２０は、同一の回転軸α
のまわりにそれぞれ設置されたロータリーエンコーダで
ある。第１のエンコーダ１０は、前記の回転軸αの１回
転が１周期に相当する正弦波出力信号ｅ　　　ｅ　　を
発生する。一方、第２のＬＡ’　　ＩＢ エンコーダ２０は、前記の回転軸αの１回転がＮ周期（
Ｎは数十〜数百程度の整数）に相当する正弦波出力信号
ｅ２Ａ”２Ｂを発生する。第２図に、これらの正弦波出
力信号ＣＩＡ’　　ｌＢ、ｅ２Ａ’　　ｅ２Ｂを示して
おり、第１の正弦波出力信号ｅ　　　ｅ１＾’　　２Ａ と第２の正弦波出力信号ｅ　　、ｅ　　とは位相が９１
．８　　　　２Ｂ Ｏ°異なっている。第１の信号処理回路３ｏは、第１の
エンコーダ１０からの正弦波出力信号ＣＩＡ’ｅ１Ｂを
受取ってこれを処理し、前記回転軸αの絶対位置として
の第１の回転角θ１を発生する。

方、第２の信号処理回路４０は、第２のエンコーダ２０
からの正弦波出力信号ｅ　　　ｅ　　および第２八″　
２Ｂ １の信号処理回路３０からの第１の回転角θ１の検出値
などを受取って、第２の回転角θ２の検出値を発生する
。第２の回転角θ２は、前記回転軸αの１回転をＮ等分
した角度を一周期（２πラジアン）として、何ラジアン
であるかを示す値である。第１と第２の回転角θ　、θ
２は制御装置６Ｏに与えられ、前記回転軸αの図示しな
い駆動装置が制御装置６０によって制御される。

なお、第１の信号処理回路３０は従来から使用されてい
る回路であり、第２の信号処理回路４０にこの発明が適
用されている。

Ｂ、第１の信号処理回路の構成と動作 第１−の信号処理回路３０における信号処即の原理は次
の通りである。

第１のエンコーダ１０の２相出力信号ｅ１ＡｅＬＢは、
次のように表わされる。

ｅ　　＝ｋ　　　　ｓｉｎθ１・（１，）１、Ａ　　　
　　ｌ ｅ　　＝ｋ　　　　ｃｏｓθｔ−（２）ＩＢ　　　　　
Ｌ ここで、　ｋ　：定数 θ１　：回転軸αの回転角 一方、信号処理回路３０内で別の２つの基準正弦波ｓｉ
ｎφ　、　　ＣＯＳφ（を発生させて、」１記の２相出
力信号ｅ　　　ｅ　　と次のような乗算を行なう。

ＩＡ″　　（Ｂ Ｅ−ｅ　　・　ｃｏｓφＩ ＩＡ　　　ＩＡ ＝　ｋ　　　　ｓｉｎθ　　　ｃｏｓφ　　＝・（３）
Ｌ　　　　　１　　　　　１ Ｅ　　＝ｅ　　　　ｓｉｎφＩ ＬＢ　　　ＩＢ −Ｉｃ　　　　ｃｏｓθ　ｌ５１ｎφ　　−＝（４）ｉ
　　　　　ｔ　　　　　　ｔ さらに、２つの乗算結果Ｅ　　、Ｅ　　間の差ΔＥ１１
、Ａ　　　　　ＩＤ を求める。

ΔＥ１．””ＥＩＡ−０１Ｂ ＝　ｋ　　　　ｓｉｎ　（θ　−φｉ）・・・（５）１ （５）式において、ΔＥ１−０となるような角度φ１を
求めると、次のようになる。

φ１−０１　　　　　　　　　　　　　・・・（６ａ）
又は　φ（鴫θｔ＋π　　　　　　　　　・・・（６ｂ
）但し、角度θ　、φ１はともにＯ〜２πの間の値（ をとるものとしている。

信号処理回路３０では、可変パラメータとしての基準角
度φ　を変化さぜつつΔＥ１＝０となるような基準角度
φ　を求め、この基準角度φ１を回転角θ１の検出値と
して出力する。なお、（６ａ）式が常に成立してφ１＝
０１となるようにするため、回転軸αの回転角θ１が０
０のときに角度φｌを００とする調整が行われる（これ
については後述する）。

第３図は、第１の信号処理回路３０の内部構成を示すブ
ロック図である。図において、信号処理回路３０は２つ
の乗算回路３１ａ、３１ｂを有しており、第１のエンコ
ーダからの２相信号ｅｌ＾。

ｅＩＢかそれぞれに与えられる。また２つの乗算回路３
１．ａ、３１．ｂには、ＲＯＭ３２ａ、３２ｂから正弦
波ｅＯ３φ　、　　ｓｉｎφＩのデジタル値がそれそれ
与えられ、上記（３）式および　（４）式の乗算が行わ
れる。乗算結果Ｅ　　、Ｅ　　は、乗算回路３１１Ａ　
　　ｉＢ ａ、３１ｂから減算回路３３に与えられ、上記（５）式
の減算が行われる。減算結果ΔＥ１は、減算回路３５か
らコンパレータ３４に与えられて、ΔＥ　　＝０になっ
たか否かが判定される。△Ｅ１＝０になると、コンパレ
ータ３４の出力信号ＳｃＩが立上る（または立下る）。

例えば、減算結果ΔＥ　の値が正から負になると出力信
号Ｓ。１がＨしベルに立上り、一方、負から正になると
Ｌレベルに立下る。アップダウンカウンタ３５は、コン
パレータ３４からの出力信号Ｓ。１を受取り、信号Ｓ　
がＨレベルのときには基準角度φ１の値を減ｌ 少させるように、カウントダウンを行い、一方、信号Ｓ
　がＬレベルのときには基準角度φ１の値ｌ を増加させるようにカウントアツプを行う。アラ１ ブダウンカウンタ３５から出力された基準角度φ１は、
前記のＲＯＭ３２ａ、３２ｂのアドレスとしてそれぞれ
与えられる。コンパレータ３４の出力信号Ｓ。ｌは、ゼ
ロクロスパルス発生回路３６にも与えられている。ゼロ
クロスパルス発生回路３６は、信号Ｓ。１の立上りエツ
ジを検出して、ラッチゲーｉ・制御信号ＳＬｌを発生ず
る。ラッチゲ−１・制御信号ＳＬ１はゼロクロスパルス
発生回路３６からラッチ回路３７に与えられる。ラッチ
回路３７には、アップダウンカウンタ３５から出力され
た角度φｌが入力データとして与えられており、ラッチ
ゲート制御信号Ｓ１．１がＨレベルに立上ると基準角度
φ１の値をラッチし、これを回転角θ１の検出値として
出力する。なお、ラッチゲート制御信号Ｓ　はビジー信
号Ｂ１として信号処理回路１、．１ ３０から制御装置６０にも与えられている（第１図参照
）。そして、ラッチ回路３７がデータの書換を行ってい
る期間（信号ＳＬｌがＨレベルの期間）は制御装置６０
がラッチ回路３９から回転角θ１の値を読出すのを禁止
している。

ノ；とｆ 第４図は、信号処理回路３０の動作を示すタイミングチ
ャートである。時刻ｔ１ｏでは減算結果（以下、「差分
」という。）ΔＥ１の値が正なので、コンパレータ３４
の出力信号Ｓ。ｌがＬレヘ／ｌ／に保たれている。そし
て、この信号Ｓ。■を受けたアップダウンカウンタ３５
が、基準角度φ１をカウントダウンしている。なお、第
４図ではカウンタ３５が８ビツトのデジタル値として基
準角度φ　を出力すると仮定しており、基準角度φ１の
値を１６進数で示している。基準角度φＩの値がカウン
トダウンされて０Ｅ（１，６進数）になると、時刻ｔ　
において差分ΔＥ１が零となる。すると、１ コンパレータ３４の出力信号Ｓ。Ｉが立上る。ゼロクロ
スパルス発生回路３６は信号Ｓ。１の立上りエツジを検
出して、その出力信号Ｓ１，１を短時間だけＨレベルに
立上げる。この結果、信号ＳＬＬをラッチ信号として受
けたラッチ回路３７が基準角度φ　＝ＯＥの値を回転角
θ１の検出値として出力する。一方、時刻ｔ１１で信号
Ｓ。１がＨレベルに立上ると、アップダウンカウンタ３
５は基準角度　４ φＩの値をカウントアツプする。そして、時刻ｔ１２に
おいて、角度φ１の値がＯＦになると、信号Ｓ。１が立
下る。その後、アップダウンカウンタ３７はカウントダ
ウンとカウントアツプとを繰返し、信号Ｓ。１がＨレベ
ルに立上る時刻ｔ１３、１４・・・においてラッチ回路
３７のデータが書換えられて、そのデータが回転角θｌ
の検出値として出力される。

なお、第４図では回転軸αの回転角θ１の値が一定値（
＝ＯＥ）に保たれている場合を示したが、回転角θ１が
経時的に変化する場合にもこれに追従して各時点の回転
角θ１の値が求められ、出力される。

差分ΔＥ１の値が零のときは、基準角度φ１と回転角θ
１との間に前記（６ａ）式または（６ｂ）式の関係が成
立つ。しかし、求めたいのは（６ａ）式の関係である。

そこで、第１図の制御システムの起動時に、回転軸αの
回転角θ１を００に設定し、このときにラッチ回路３７
をクリア信号ＣＬ、（第３図参照）によってクリアし、
ラッチ回路３７からの出力である回転角θ１の検出値を
０°に合わせる。このように初期調整を行えば、その後
は回転角θ１の変化に追従してその値が信号処理回路３
０によって求められるので、常に（６ａ）式の関係が保
たれる。

第５図は、第２の信号処理回路４０の内部構成を示すブ
ロック図である。この信号処理回路４０は乗算回路４　
］、ａ、４　ｌ　ｂ、ＲＯＭ４２．減算回路４３．コン
パレータ４４．アップダウンカウンタ４５．ゼロクロス
パルス発生回路４６および３ステ一トラツチ回路４７を
有しており、これらの構成要素は第２図における構成要
素と同じ機能を有している。但し、ＲＯＭ４２は第３図
の２つのＲＯＭ　３２　ａ　、　　３２　ｂの機能を有
しており、２つの基準正弦波ｓｉｎφ　、　　ＣＯＳφ
２を表わすデータを時分割で交互に出力する。すなわち
、ＲＯＭ４２のアドレスの上位半分には、基準角度φ２
に対する基準正弦波ｓｉｎφ２の値が記憶されており、
１　） 下位半分には基準余弦波ｅｏｓφ２の値が記憶されてい
る。そして、タイミング発生回路４８からＲＯＭ４２に
与えられる選択信号ＭＳＢに従って、ｓｉｎφ　とｃｏ
ｓφ２の値とが交互にＲＯＭ４２から出力される。この
選択信号ＭＳＢはＲＯＭ４２のアドレスの最上位ビット
を指定する。一方、ＲＯＭ４２のアドレスの下位ビット
は、アップダウンカウンタ４５から与えられる角度φ２
によって指定される。

第２の信号処理回路４０はさらに、基準正弦波データｓ
１ｎφ　、　　ＣＯＳφ２を補正するための補正値ｆ　
　、ｆ　　を記憶しているＲＡＭ４９を備えて２ いる。ＲＡＭ４９もＲＯＭ４２と同様に、アドレスの上
位半分には基準正弦波データｓｉｎφ２のための補正値
ｆ１を記憶し、下位半分には基準余弦波データＣＯＳφ
　のための補正値ｆ２を記憶している。そして、タイミ
ング発生回路４８から与えられる選択信号ＭＳＢに従っ
て補正値ｆ１とｆ２とを交互に出力する。基準正弦波デ
ータｓｉｎφ２゜ＣＯＳφ２は、加算回路５０において
それぞれの補　６ 正値ｆ、ｆ２と加算され、加算結果（ｓｉｎφ２ ＋ｆ）、（ｃｏｓφ２＋１２）は乗算回路４］ｂ。

４１ａにそれぞれ与えられる。

上記の加算結果（ｓｉｎφ２＋ｆ、）、（ｃｏｓφ２　
＋　ｆ　２　）は乗算回路４１ｂ、４］、Ｈにそれぞれ
与えられて、第２のエンコーダ２０の正弦波出力信号ｅ
　　　ｅ　　との乗算が行われる。乗算回路２Ｂ’　　
２Ａ ４１ａ、４１ｂでの乗算結果Ｅ　　、Ｅ　　は減算口２
Ａ　　　２Ｂ 路４３に与えられて差分ΔＥ（”’　Ｅ２Ａ　　”’　
２Ｂ）が算出される。そして、その後は第３図の信号処
理回路３０と同様に、コンパレータ４４．アップダウン
カウンタ４５．ゼロクロスパルス発生回路４６およびラ
ッチ回路４７の働きによって、φ２−〇　となる基準角
度φ２が求められ、これが回転角θ２の検出値として、
ラッチ回路４７からデータバス５１を介して制御装置６
０に出力される。

なお、第２の信号処理回路４０において、主としてアッ
プダウンカウンタ４５とＲＯＭ４２とがこの発明におけ
る基準正弦波信号生成手段を構成している。また、ＲＡ
Ｍ４９が補正データ発生子　８ 段を、加算回路５０が補正手段を構成している。

さらに、乗算回路４１ａ、４１ｂが乗算手段を構成して
いる。また、減算回路４３．コンパレータ４４、ゼロク
ロスパルス発生回路４６．ラッチ回路４７などが検出手
段を構成している。

Ｃ−３，補正値の算出 ＲＡＭ４９に書込まれている補正値ｆ、ｆ２（ は、例えば次のようにして算出されている。

まず、第２のエンコーダ２０の２相出力信号ｅ２Ａ”２
Ｂを何らかの記録装置に記録する。これらの２相出力信
号ｅ　　　ｅ　　は、第２図（ｂ）に示２八″　２Ｂ すように正確な正弦波、余弦波ではなく、誤差を含んで
おり、次のように書き表わせる。

ｅ　　−ｋ　　　　ｓｉｎθ　＋ａ　（θｌ）　　　・
−（７ａ）２＾　　　　２゛２ ｅ　　−ｋ　　　　ｃｏｓθ　＋ｂ　（θ、　）　　　
−（７ｂ）２Ｂ　　　　２　　　　　　　２ ここでａ（θ　）、ｂ（θ１）は正確な正弦波からのズ
レ量であり、回転角θ１に依存している。

乗算回路４１ａ、４１ｂにおける乗算結果Ｅ２ＡＥ２Ｂ
はそれぞれ次のようになるはずである。

Ｅ　　−ｅ　　・（ｃｏｓφ　十ｆ２　（θ１））２Ａ
　　　　　２Ａ　　　　　　　　　　　２−（ｋ　　　
ｓｊｎθ２＋ａ（θ１〉）ｘ　（ｃｏｓφ　十ｆ２　（
θｉ、　））　　−（８ａ）Ｅ　　＝ｅ　　・（ｓｉｎ
φ２＋ｆ１　（θ１））２８　　　　２Ｂ ＝（ｋ　　　　ｅｏｓθ２＋ｂ　（θ（））Ｘ　（ｓｉ
ｎφ　＋ｆ１　（θ１　））　　−（８１））補正値ｆ
　　、ｆ　　は、θ２＝φ２が成立っとき２ に、ΔＥ　（＝Ｅ２Ａ−Ｅ２Ｂ）の値を零にするように
決めればよい。このとき、Ｅ２Ａ＝　Ｅ２＋３だから次
の式が成立する。

（ｋ　　　　ｓｉｎθ２＋ａ　（θ１））Ｘ　（ｃｏｓ
φ２＋ｆ２　（θ（）） ””（ｋ　　　　ｃｏｓθ　＋ｂ　（θ１））２ Ｘ　（ｓｉｎθ　＋ｆ１　（θ１））・・（９）２相出
力信号ｅ　　　ｅ　　の波形を予め記録して２Ａ″　２
Ｂ おいたので、回転角θ１の値に対応する誤差ａ（θ、）
、ｂ（θ１）の値は既知である。従って、（９）式にお
いて、未知数は補正値ｆ、（θ１）ｆ　（θ１）の２つ
だけである。　（９）式を満足するような補正値ｆ　（
θ　）、ｆ２　（０，１）の組１ ］　９ 合せは無限にあるが、乗算回路４１．ａ、４１ｂや減算
回路４３での演算の精度等を考慮して、適宜それぞれの
補正値ｆ　（θ　）、ｆ２　（θ１）を１ 決定すればよい。

Ｃ−３，補正値の書込み動作 ＲＡＭ５２への補正値ｆ、ｆ２の書込みは次のように行
われる。まず、制御装置１０から信号処理回路４０に与
えられる各種の制御信号（第１図参照）のレベルは次の
通りである。

ラッチイネーブル信号ＬＥ−Ｈ・・・（ｔｅａ、）イン
ヒビット信号Ｉ　Ｎ＝ＨＩ又はり。・・・（１０ｂ）バ
ッファイネーブル信号ＢＥ−Ｈ，・・・（１０ｃ）書込
み制御信号ＷＲ−Ｈ，・・・（ｌｏｄ）ラッチイネーブ
ル信号ＬＥはインバータ５５を介して３ステ一トラツチ
回路４７のイネーブル端子に入力されている。従って、
ＬＥ−Ｈ，（ＬＥ＝Ｌ　）であれば、３ステ一トラツチ
回路４７はハイインピーダンスとなり、アップダウンカ
ウンタ４５からラッチ回路４７に与えられる角度データ
φ２が外部に出力されない状態となる。また、う　０ ッチイネーブル信号ＬＥはそのまま３ステートバツフア
５３のイネーブル端子にも与えられている。

従って、ＬＥ−Ｈｌのときにこの３ステートバッファ５
６は通常のバッファとして動作し、データバス５１を介
して制御装置６０から与えられた補正値ｆ　　、ｆ　　
をＲＡＭのデータバス１０１に伝２ 達する。バッファイネーブル信号ＢＥは、３ステートバ
ツフア５４のイネーブル端子に入力される。

従って、ＢＥ＝Ｈ，のとき、３ステートバッファ５４は
外部から与えられる回転角θ１をＲＡＭのアドレスバス
１０２に伝送する。なお、このとき第１図のスイッチ回
路７０は制御装置６０側に切換えられており、ＲＡＭ５
２のアドレスとしての回転角θ　のデータは、補正値ｆ
　　、ｆ　　ととも１　　　　　　　　　　１、　　２ に制御装置６０から信号処理回路４０に供給される。バ
ッファイネーブル信号ＢＥは、同時にインバータ５５を
介して３ステートバツフア５６のイネーブル端子にも入
力されている。従ってＢＥ−Ｈ，（ＢＥ−Ｌ　　）であ
れば、３ステートバツフ】　　　　　　　　　　　　　
　　０ ア５６はハイインピーダンスとなり、アップダウ　２ ンカウンタ４５から３ステートバツフア５６およびアド
レスバス１０２を介してＲＡＭ４９に与えられるアドレ
ス（角度φ２）が遮断される。書込み制御信号ＷＲはＲ
ＡＭ４９の書込み制御端子にそのまま人力されるととも
とに、インバータ５７を介して反転されてＲＡＭ４９の
読出し制御端子にも入力される。ＷＲ＝Ｈ，であれば、
データバス１０１を介して与えられる補正値ｆ　　、ｆ
　　が、２ アドレスバス１０２を介して与えられるアドレスθ１に
従ってＲＡＭ４９内に書込まれる。なお、書込み制御信
号ＷＲをＬレベルにすれば、ＲＡＭ４９に記憶されてい
る補正値ｆ　　、ｆ　　がデータ２ バス１０１．．３ステートバッファ５３．およびデータ
バス５１を介して制御装置６０に読出される。

Ｃ−４１回転角の検出動作 回転角θ２の検出時において制御装置６０から信号処理
回路４０に与えられる各制御信号のレベルは次の通りで
ある。

ラッチイネーブル信号Ｌ　Ｅ　＝　Ｌｏ　　　・・・（
ｌｌａ）インヒビット信号Ｉ　Ｈ＝Ｈ，又はＬ　・・・
（ｌｌｂ）】　　　　　　　　　０ バッファイネーブル信号ＢＥ−Ｈ・・・（＋、ｌｃ）書
込み制御信号ＷＲ−Ｌ。　　　　　・・・（ｌｉｄ）Ｌ
Ｅ−Ｌ　　（ＬＥ−Ｈ，）なので、３ステートうッチ回
路４７が能動状態となり、一方、３ステートバツフア５
３はハイインピーダンス状態となる。

また、ＢＥ＝Ｈ，なので、３ステートバッファ５４．５
６がそれぞれ能動状態およびハイインピーダンス状態と
なる。さらに、ＷＲ−Ｌ　　なのでＲＡＭ４９への書込
みが禁止され、ＲＡＭ４９からの読出しが可能となる。

以上のように各制御信号が与えられている結果、第５図
の信号処理回路４０は、第６Ａ図に示す回路４０ａと等
価になる。

第６Ａ図の回路４０ａは、第３図に示す第１の信号処理
回路３０に、ＲＡＭ４９と加算回路５ｏとを加えたもの
とほぼ等価である。

第７図は、回転角θ２の検出時における信号処理回路４
０（４０ａ）の動作を示すタイミングチャートである。

第１の信号処理回路３ｏによって検出された回転角θ１
のデータは、アドレスバス１０２を介してＲＡＭ４９に
周期的に与えられる。

　３ 第７図に示すように、回転角θ１が定期的に供給される
時に、基準タイミング信号Ｓ　が同時に第１の信号処理
回路３０から第２の信号処理回路４０に供給され、第６
Ａ図に示すように、タイミング発生回路４８に人力され
る。タイミング発生回路４８は、基準タイミング信号Ｓ
　基づいて、乗算回路４１．ａ、４１ｂ、ＲＯＭ４２お
よびＲＡＭ４９のタイミングを合わせるためのタイミン
グ信号５４８（第７図参照）を発生する。このタイミン
グ信号Ｓ４８のうちで、選択信号ＭＳＢはＲＯＭ４２に
与えられており、ＲＯＭ４２に記憶されている基準正弦
波ｓｉｎθ　、　　ｃｏｓφ２のデータＤＲｏＭがこの
選択信号ＭＳＢに応じて周期的に交互に読出される。選
択信号ＭＳＢの周期は、アップダウンカウンタ４５から
ＲＯＭ４２のアドレスに人力される基準角度φ２が更新
される周期と同じである。すなわち、基準角度φ２が１
．つの値を保持している間に選択信号ＭＳＢが“］“と
“０”の値を１度づつ交互にとる。選択信号ＭＳＢの値
が“１”のとき、ＲＯＭ４２から読出されるデータＤＲ
ｏＭはｓｉｎφ２であり、選択信号ＭＳＢの値が“０”
のとき、ＲＯＭ４２から読出されるデータＤＲｏＭはａ
ｏｓφ２である。選択信号ＭＳＢはＲＡＭ４９にも与え
られており、選択信号ＭＳＢの値が“１″のときにＲＡ
Ｍ４９から読出されるデータＤ　　は補正値ｆ１であり
、選択信号ＭＳＢのＡＭ 値が“０″のときにＲＡＭ４９から読出されるデータＤ
　　は補正値ｆ２である。第７図からもゎＡＭ かるように、ＲＯＭ４２とＲＡＭ４９がら読出されるデ
ータＤ　　　、Ｄ　　　は、選択信号ＭＳＢにＲＯＭ　
　　ＲＡＭ 同期して同時に加算回路５０に与えられる。

加算回路５０で加算された結果は、次のようにして乗算
回路４１ａ、４１ｂで処理される。第６Ｂ図は、乗算回
路４１ａ、４１ｂの内部構成を示すブロック図である。

乗算回路４１ａ、４１ｂはともに２つのレジスタ４１１
，４１．２と、乗算器４１３とを有している。第１のレ
ジスタ４１１には加算回路５０から加算結果が与えられ
ており、タイミング発生回路４８から与えられるレジス
タ制御信号Ｓ　（又はＳ、２）に応じて、加算結果１ （ｓｆｎφ２　十ｆ　ｔ　）　　（又は（ｃｏｓφ２＋
ｆ２））が第ルジスタ４１１にデータＤｂ１（又はり、
（）として書込まれる（第７図参照）。第ルジスタ４１
１に書込まれたデータＤ、１（又はＤａ□）は、タイミ
ング発生回路４８から第２レジスタ４１２に与えられる
レジスタ制御信号Ｓ　に応じて第２しｒ ジスタ４１２に書込まれる。第２レジスタ４１２にデー
タが書込まれると、乗算器４１３は第２レジスタ４１２
のデータＤ　（又はり、２）と、第２２ のエンコーダ２０から与えられた正弦波信号ｅ２Ｂ（又
はｅ２＾）との乗算を行って乗算結果Ｅ２Ｂ（又はＥ２
Ａ）を出力する（第７図ｎは図示せず）。第６Ａ図およ
び第７図かられかるように、第２レジスタ４１２に与え
られるレジスタ制御信号Ｓ　はｒ「 ２つの乗算回路４１．ａ、４１ｂに共通に与えられてお
り、第２レジスタ４１２へのデータＤ、２゜Ｄｂ２の書
込みおよび乗算結果の出力は、２つの乗算回路４１ａ、
４．１ｂにおいて同じタイミングで行われる。この後の
動作は、第１の信号処理回路３０と同じである。すなわ
ち、減算回路４３によって求められた差分ΔＥ　　（＝
Ｅ２＾−Ｅ２Ｂ）に従ってコンパレータ４４がアップダ
ウンカウンタ４５をカウントアツプまたはカウントダウ
ンさせる。

そして、これによって回転角θ２に等しい基準角度φ２
の値が検出され、ラッチ回路４７から制御装置６０に回
転角θ２の検出値として供給される。

なお、インヒビット信号ＩＮは、制御装置６０がラッチ
回路４７から回転角θ２の値を読出している場合にＬレ
ベルとなり、ラッチ回路４７のデータの書換えを禁止す
る。すなわち、インヒビット信号ＩＮがＬレベルになり
、ＡＮＤ回路５９に与えられると、ゼロクロスパルス発
生信号４６が発生したラッチゲート制御信号Ｓ１，２が
ＡＮＤ回路５９によって阻止されて、ラッチ回路４７に
−りえられなくなる。従って、制御装置６０が回転角θ
２をラッチ回路４７から読出している最中にラッチ回路
４７の保持データが書換えられるという不都合が回避さ
れる。

このように、第２のエンコーダ２０の回転角θ２を検出
するに際して、絶対位置検出用の第］　７ のエンコーダ１０で検出した回転角θ１を用い、この回
転角θ　に応じた補正値ｆｉ　　（θ１）。

ｆ　（θ１）を用いて補正を行っているので、第２のエ
ンコーダ２０の正弦波２相出力信号ｅ２Ａ。

ｅ２Ｂが正確な正弦波でない場合にも回転角θ２を高精
度で検出できる。

Ｄ、変形例 この発明は、上記実施例に限られるものではなく、次の
ような変形も可能である。

■　第１のエンコーダ１０の回転角θ１を検出するため
の第１の信号処理回路３０として、第２の信号処理回路
４０と同じ構成の回路を用いてもよい。このとき、回転
角θ１の検出時に制御装置６０から与えられる各制御信
号のレベルは次の通りになる。

ラッチイネーブル信号ＬＥ−Ｌ　　　　・・・（１２ａ
）インヒビット信号Ｉ　Ｈ−Ｈ，又はり。・・・（１２
ｂ）バッファイネーブル信号ＢＥ−Ｌ　　　・・・（１
２ｃ）書込み制御信号ＷＲ−Ｌ。　　　　　・・・（Ｌ
２ｄ）このとき、第５図の信号処理回路４０は、第８図
　８ の回路４０ｂと等価になる。但し、第５図の回路４０に
おいて角度θ　、φ２で書表わされていた部分は、第８
図では角度θ　、φ　に書換えられ】　　１ ている。

第８図かられかるように、アップダウンカウンタ４５か
ら出力された基準角度φ２のデータは、ＲＡＭ４９のア
ドレスを指定するためにも用いられている。このように
すれば、第１のエンコーダ］０の２相出力信号ｅ　　、
ｅ　　が正確な正弦波かＩＡ　　　ＬＢ らずれている場合にも、回転角θ１に応じた補正値ｆ　
　、ｆ　　を用いて乗算結果Ｅ　　、Ｅ　　及び減１、
　　１　　　　　　　　　　１．Ａ　　　ＩＢ算結果Δ
Ｅ１を補正することにより、回転角θ１を高精度で検出
できる。

なお、上記のようにして、回転角θ１を十分な高精度で
検出できる場合には、第２のエンコーダ２０とその信号
処理回路４０は不要である。

■　エンコーダの正弦波出力信号の誤差は、回転角ばか
りでなく、エンコーダの環境温度などの他のパラメータ
に依存することがある。この場合には、補正値ｆ　　、
ｆ　　を、回転角θ１や環境温２ 度などの種々のパラメータに依存するデータとして求め
、ＲＡＭ４９に記憶しておけばよい。そして、ＲＡＭ４
９のアドレスがそのパラメータによって指定されるよう
にすればよい。

■　補正値ｆ　　、ｆ２はＲＡＭ４９に記憶させす るものとしたが、不揮発性のメモリ（たとえばＰＲＯＭ
）に記憶させるようにすれば、信号処理回路の電源を切
っても補正値ｆ、ｆ２のデータが保存される。従って、
電源を０Ｎ１０ＦＦするたびに補正値ｆ　　、ｆ２をメ
モリに書込まなくても良いという利点がある。

■　基準正弦波データは、補正値との加算によって補正
するものとしたが、その補正を他の四則演算などを用い
て行なってもよい。

■　上記実施例はロータリーエンコーダを対象としたが
、リニアエンコーダでもよく、正弦波２相信号を発生す
るエンコーダのための信号処理回路であれば、この発明
が適用可能である。

（発明の効果） 以上説明したように、この発明では、基準正弦１ 波信号を補正した補正基準信号に基づいて可動部の相対
位置を検出するので、エンコーダからの正弦波信号が理
想的正弦波からずれている場合にも、可動部の相対位置
を正確に求めることができるという効果がある。

なお、エンコーダからの正弦波信号が理想的ｉＥ弦波か
らずれているズレ量が相対位置の値に応じて変化する場
合には、補正データ発生手段は低位置に応じて補正デー
タを発生すれば正確な相対位置検出が可能である。

また、前記ズレ量が第２のパラメータに応じて変化する
場合には、補正データ発生手段は当該節２のパラメータ
に応じて補正データを発生すれば正確な相対位置検出が
可能である。

【図面の簡単な説明】

第１図は、この発明の一実施例を適用した制御システム
の構成を示すブロック図、 第２図はエンコーダの正弦波出力信号の波形を示す図、 第３図は、第１の信号処理回路の構成を示すブロック図
、 第４図は、第１の信号処理回路の動作を示すタイミング
チャート、 第５図は、第２の信号処理回路の構成を示すブロック図
、 第６Ａ図は、第２の信号処理回路の動作時における等価
回路を示すブロック図、 第６Ｂ図は、乗算回路の内部構成を示すブロック図、 第７図は、第２の信号処理回路の動作を示すタイミング
チャート、 第８図は、第２の信号処理回路の他の動作時における等
価回路を示すブロック図である。 １．０．２０・・・エンコーダ、 ４１ａ、４１ｂ・・・乗算回路、 ４２・・・ＲＯＭ、　　　　　　　４３・・・減算回路
、４４・・・コンパレータ、 ４５・・・アップダウンカウンタ、 ４６・・・ゼロクロスパルス発生回路、４７・・・ラッ
チ回路、　　　　４つ・・・ＲＡＭ。 　３ ５０・・・加算回路、　　ｅ２Ａ’　　ｅ２「・・正弦
波信号、ｓｉｎφ　、　　ｃｏｓφ２・・・基準正弦波
、θ１．θ２・・・回転角、　　　φ２・・・基準角度
、ｆｌ、ｆ２・・・補正値

Claims (2)

【特許請求の範囲】
1. （１）所定の可動部に取付けられたエンコーダから、固
   定部に対する前記可動部の相対位置を位相変数として含
   むような異相の第１と第２の正弦波信号を受けて、前記
   相対位置を検出するためのエンコーダの信号処理回路で
   あって、 可変パラメータとしての仮位置を経時的に変化させつつ
   、当該仮位置を位相変数とした理想的正弦波波形を有す
   る信号として、異相の第１と第２の基準正弦波信号を発
   生する基準正弦波信号生成手段と、 前記相対位置に応じて変化する前記第１と第２の正弦波
   信号の理想的正弦波波形からのズレに基づいて予め求め
   られた第１と第２の補正データを、前記仮位置に応じて
   記憶しており、前記仮位置に応じて第１と第２の補正デ
   ータをそれぞれ発生する補正データ発生手段と、 前記第１と第２の基準正弦波信号をそれぞれ前記第１と
   第２の補正データで補正することにより、第１と第２の
   補正基準信号を生成する補正手段と、前記第１と第２の
   補正基準信号をそれぞれ前記第１と第２の正弦波信号と
   乗算することにより、第１と第２の乗算信号を生成する
   乗算手段と、前記第１と第２の乗算信号の差分を求め、
   当該差分が所定の基準差分値に等しいときに、前記仮位
   置を前記相対位置の検出値として発生する検出手段とを
   備えていることを特徴とするエンコーダの信号処理回路
   。
2. （２）所定の可動部に取付けられたエンコーダから、固
   定部に対する前記可動部の相対位置を位相変数として含
   むような異相の第１と第２の正弦波信号を受けて、前記
   相対位置を検出するためのエンコーダの信号処理回路で
   あって、 第１のパラメータとしての仮位置を経時的に変化させつ
   つ、当該仮位置を位相変数とした理想的正弦波波形を有
   する信号として、異相の第１と第２の基準正弦波信号を
   発生する基準正弦波信号生成手段と、 第２のパラメータに応じて変化する前記第１と第２の正
   弦波信号の理想的正弦波波形からのズレに基づいて予め
   求められた第１と第２の補正データを、前記第２のパラ
   メータに応じて記憶しており、前記第２のパラメータに
   応じて第１と第２の補正データをそれぞれ発生する補正
   データ発生手段と、 前記第１と第２の基準正弦波信号をそれぞれ前記第１と
   第２の補正データで補正することにより、第１と第２の
   補正基準信号を生成する補正手段と、前記第１と第２の
   補正基準信号をそれぞれ前記第１と第２の正弦波信号と
   乗算することにより、第１と第２の乗算信号を生成する
   乗算手段と、前記第１と第２の乗算信号の差分を求め、
   当該差分が所定の基準差分値に等しいときに、前記仮位
   置を前記相対位置の検出値として発生する検出手段とを
   備えていることを特徴とするエンコーダの信号処理回路
   。