JPH0383370A - 信号入出力回路 - Google Patents
信号入出力回路Info
- Publication number
- JPH0383370A JPH0383370A JP21851089A JP21851089A JPH0383370A JP H0383370 A JPH0383370 A JP H0383370A JP 21851089 A JP21851089 A JP 21851089A JP 21851089 A JP21851089 A JP 21851089A JP H0383370 A JPH0383370 A JP H0383370A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pin
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野〉
本発明は集積回路の信号入出力回路に係り、入出力用の
ピン数に関する。
ピン数に関する。
（従来の技術）
従来、集積回路（以降ＩＣ回路と称する〉は、外部の回
路へ信号を出力するための出力用ピンと外部の回路から
信号を入力するための入力用ピンの２つのピンが必要で
あった。第３図はこの種の２つのＩＣ回路１．２間にお
いてアナログ信号を入出力する場合を示したものである
。ＩＣ回路１の出力ピンＰ□とＩＣ回路２の入力ピンＰ
Ｉとを信号線で接続すると共に、ＩＣ回路１の入力ピン
Ｐ１とＩＣ回路２の出力ピンＰ。とを別々の信号線で接
続している。
路へ信号を出力するための出力用ピンと外部の回路から
信号を入力するための入力用ピンの２つのピンが必要で
あった。第３図はこの種の２つのＩＣ回路１．２間にお
いてアナログ信号を入出力する場合を示したものである
。ＩＣ回路１の出力ピンＰ□とＩＣ回路２の入力ピンＰ
Ｉとを信号線で接続すると共に、ＩＣ回路１の入力ピン
Ｐ１とＩＣ回路２の出力ピンＰ。とを別々の信号線で接
続している。
しかし、第４図では、ＩＣ回路１の出力ピンＰ□から出
力された信号が抵抗３、コンデンサ４から成るフィルタ
と信号処理回路５に出力され、フィルタと信号処理回路
５を通過した信号が抵抗６．７によって加算され、入力
ピンＰ■からＩＣ回路１内に戻されている。この場合、
ＩＣ回＃１１の出力信号を再びＩＣ回路を内に戻す構成
にもかかわらず、ＩＣ回路上は出力ピンＰ。と入カピン
Ｐｒの２ピンが必要であった。
力された信号が抵抗３、コンデンサ４から成るフィルタ
と信号処理回路５に出力され、フィルタと信号処理回路
５を通過した信号が抵抗６．７によって加算され、入力
ピンＰ■からＩＣ回路１内に戻されている。この場合、
ＩＣ回＃１１の出力信号を再びＩＣ回路を内に戻す構成
にもかかわらず、ＩＣ回路上は出力ピンＰ。と入カピン
Ｐｒの２ピンが必要であった。
（発明が解決しようとする課Ｈ）
上記の如〈従来のＩＣ回路では、１つのＩＣ回路に対し
て信号入力用と信号出力用の２ピンが必要で、限られた
ピン数しか使用できないＩＣ回路にて多機能化を進める
上において、不利な構成であった。
て信号入力用と信号出力用の２ピンが必要で、限られた
ピン数しか使用できないＩＣ回路にて多機能化を進める
上において、不利な構成であった。
そこで本発明は上記の欠点を除去するもので、入力と出
力とを１つのピンで行うことができる信号入出力回路を
提供することを目的としている。
力とを１つのピンで行うことができる信号入出力回路を
提供することを目的としている。
（課題を解決するための手段〉
本発明は信号を入出力して各種処理を行う回路において
、外部の信号線を接続する１個のピンと、信号を電流信
号の形で前記ピンに出力する信号出力回路と、前記ピン
に印加される電圧信号を入力する信号入力回路とを具備
した構成を有している。他の構成として、信号を入出力
して各種処理を行う回路において、外部の信号線を接続
する１個のピンと、信号を電圧の形で前記ピンに出力す
る信号出力回路と、前記ピンに入力される電流信号を入
力する信号入力回路とを具備した構成を有する。
、外部の信号線を接続する１個のピンと、信号を電流信
号の形で前記ピンに出力する信号出力回路と、前記ピン
に印加される電圧信号を入力する信号入力回路とを具備
した構成を有している。他の構成として、信号を入出力
して各種処理を行う回路において、外部の信号線を接続
する１個のピンと、信号を電圧の形で前記ピンに出力す
る信号出力回路と、前記ピンに入力される電流信号を入
力する信号入力回路とを具備した構成を有する。
（作用）
本発明の信号入出力回路において、信号出力回路は信号
を電流信号の形で外部の信号線を接続するピンに出力す
る。信号入力回路は前記ピンに印加される電圧信号を入
力する。他の構成の作用として、信号出力回路は信号を
電圧の形で前記ピンに出力する。信号入力回路は前記ピ
ンに入力される電流信号を入力する。
を電流信号の形で外部の信号線を接続するピンに出力す
る。信号入力回路は前記ピンに印加される電圧信号を入
力する。他の構成の作用として、信号出力回路は信号を
電圧の形で前記ピンに出力する。信号入力回路は前記ピ
ンに入力される電流信号を入力する。
（実施例〉
以下、本発明の一実施例を図面を参照して説明する。第
１図は本発明の信号入出力回路の一例を示した回路図で
ある。■、２はそれぞれ１個の入出力用ピン８．９を持
ったＩＣ回路、８はＩＣ回路１の信号入出力用ピン、９
はＩＣ回路２の信号入出力用ピン、１１，２４は信号を
発生する信号源、１２．１６．２１はトランジスタ、１
３．１７．２３、は定電流源、１４はトランジスタ１２
のエミッタ抵抗、１５．２５は信号出力端子、２２はト
ランジスタ２１のコレクタ抵抗である。
１図は本発明の信号入出力回路の一例を示した回路図で
ある。■、２はそれぞれ１個の入出力用ピン８．９を持
ったＩＣ回路、８はＩＣ回路１の信号入出力用ピン、９
はＩＣ回路２の信号入出力用ピン、１１，２４は信号を
発生する信号源、１２．１６．２１はトランジスタ、１
３．１７．２３、は定電流源、１４はトランジスタ１２
のエミッタ抵抗、１５．２５は信号出力端子、２２はト
ランジスタ２１のコレクタ抵抗である。
次に本実施例の動作について説明する。ＩＣ回路１のピ
ン８とＩＣ回路２のピン９は１本の信号線３０によって
接続されている。先ずＩＣＣ回路内信号源１１の信号を
ＩＣ回路２に送る場合について説明する。トランジスタ
１２のコレクタ側には定電流源１３が接続され、エミッ
タは抵抗１４を介して接地されている。又このトランジ
スタ１２のベースは信号源１１を介して接地されている
。従って信号源１１の信号によりトランジスタ１２のエ
ミッタ電流が変化されるため、トランジスタ１２のコレ
クタからはベースに入力される信号に対応した電流信号
がピン８に出力される。このピン８に出力された電流信
号は信号線３０を介してＩＣ回路２のピン９に入力され
、更にＩＣ回路２のトランジスタ２１のエミッタに入力
される。
ン８とＩＣ回路２のピン９は１本の信号線３０によって
接続されている。先ずＩＣＣ回路内信号源１１の信号を
ＩＣ回路２に送る場合について説明する。トランジスタ
１２のコレクタ側には定電流源１３が接続され、エミッ
タは抵抗１４を介して接地されている。又このトランジ
スタ１２のベースは信号源１１を介して接地されている
。従って信号源１１の信号によりトランジスタ１２のエ
ミッタ電流が変化されるため、トランジスタ１２のコレ
クタからはベースに入力される信号に対応した電流信号
がピン８に出力される。このピン８に出力された電流信
号は信号線３０を介してＩＣ回路２のピン９に入力され
、更にＩＣ回路２のトランジスタ２１のエミッタに入力
される。
一方、ＩＣ回路２のトランジスタ２１のコレクタは抵抗
２２を介して電圧ＶＣＣに接続されエミッタは定電流源
２３に接続されている。更にこのトランジスタ２工のベ
ースは信号源２４を介して接地されており、所謂ベース
接地増幅回路が構成されている。従って、このトランジ
スタ２１のエミッタに電流信号が入力されると、このエ
ミッタには上記した如く定電流源２３が接続されている
ため、トランジスタ２１のコレクタ電圧は前記エミッタ
に入力された電流信号に対応して変化し、従って出力端
子２５から電圧信号が取り出される。
２２を介して電圧ＶＣＣに接続されエミッタは定電流源
２３に接続されている。更にこのトランジスタ２工のベ
ースは信号源２４を介して接地されており、所謂ベース
接地増幅回路が構成されている。従って、このトランジ
スタ２１のエミッタに電流信号が入力されると、このエ
ミッタには上記した如く定電流源２３が接続されている
ため、トランジスタ２１のコレクタ電圧は前記エミッタ
に入力された電流信号に対応して変化し、従って出力端
子２５から電圧信号が取り出される。
結局、ＩＣ回路１のピン８から出力された信号電流がＩ
Ｃ回路２のピン９からこのＩＣ回路２内に伝送されたこ
とになる。
Ｃ回路２のピン９からこのＩＣ回路２内に伝送されたこ
とになる。
次に、ＩＣ回路２の信号源２４の信号をＩＣ回路１に送
る場合について説明する。信号源２４から出力された信
号はトランジスタ２１のベースに印加されるため、この
信号に応じてトランジスタ２１のエミッタ電流が変化し
ようとする。しかし、エミッタには定電流源２３が接続
されているため、結局前記信号に応じた電圧変化が前記
エミッタに生じ、これがピン９に出力される。ピン９に
出力された電圧信号は信号線３０を介してピン８に入力
され、更にＩＣ回路１のトランジスタ１６のベースに入
力される。トランジスタ１６のコレクタ電圧は電圧ＶＣ
Ｃに接続され、エミッタは電流源１７を介して接地され
、所謂、エミッタフォロアが構成されている。従って、
このトランジスタ１６のエミッタにはベースに入力され
た前記電圧信号に対応した電圧信号が発生し、この電圧
信号が出力端子１５が取り出される。結局、ＩＣ回路２
のピン９から出力された電圧信号がＩＣ回路１のピン８
からこのＩＣ回路１内に伝送されたことになる。
る場合について説明する。信号源２４から出力された信
号はトランジスタ２１のベースに印加されるため、この
信号に応じてトランジスタ２１のエミッタ電流が変化し
ようとする。しかし、エミッタには定電流源２３が接続
されているため、結局前記信号に応じた電圧変化が前記
エミッタに生じ、これがピン９に出力される。ピン９に
出力された電圧信号は信号線３０を介してピン８に入力
され、更にＩＣ回路１のトランジスタ１６のベースに入
力される。トランジスタ１６のコレクタ電圧は電圧ＶＣ
Ｃに接続され、エミッタは電流源１７を介して接地され
、所謂、エミッタフォロアが構成されている。従って、
このトランジスタ１６のエミッタにはベースに入力され
た前記電圧信号に対応した電圧信号が発生し、この電圧
信号が出力端子１５が取り出される。結局、ＩＣ回路２
のピン９から出力された電圧信号がＩＣ回路１のピン８
からこのＩＣ回路１内に伝送されたことになる。
本実施例によれば、ＩＣ回ｆＹ８１はピン８を介して電
流モードで信号を出力し、同信号ピン８を介して電圧モ
ードで信号を入力する構成とし、ＩＣ回路２は信号ピン
９を介して電流モードで信号を入力し、電圧モード信号
を同ピン９を介して出力する構成とすることによって、
ＩＣ回路１．２共信号入出力用ピンをそれぞれピン８、
ピン９の１個にすることができる。従って、ＩＣ回路１
又は２に設けられているピンの中で、他の１個を別の機
能のために使用することができるようになり、ＩＣ回路
の設計等を容易にすることができる。
流モードで信号を出力し、同信号ピン８を介して電圧モ
ードで信号を入力する構成とし、ＩＣ回路２は信号ピン
９を介して電流モードで信号を入力し、電圧モード信号
を同ピン９を介して出力する構成とすることによって、
ＩＣ回路１．２共信号入出力用ピンをそれぞれピン８、
ピン９の１個にすることができる。従って、ＩＣ回路１
又は２に設けられているピンの中で、他の１個を別の機
能のために使用することができるようになり、ＩＣ回路
の設計等を容易にすることができる。
第２図は本発明の他の実施例を示した回路図である。本
例では、ＩＣ回Ｆｌ！１１のピン８とＩＣ回路２のピン
９は抵抗３１及びコンデンサ３２から成るフィルタを介
して結合され、又、ＩＣ回路２のトランジスタ２１のベ
ースは信号処理回路２６を介してコレクタに接やされて
いる点が上記実施例と異なり、他の構成は上記実施例と
同一である。
例では、ＩＣ回Ｆｌ！１１のピン８とＩＣ回路２のピン
９は抵抗３１及びコンデンサ３２から成るフィルタを介
して結合され、又、ＩＣ回路２のトランジスタ２１のベ
ースは信号処理回路２６を介してコレクタに接やされて
いる点が上記実施例と異なり、他の構成は上記実施例と
同一である。
従って、ＩＣ回路ｌ内の信号源１１の信号はピン８から
電流信号となってＩＣ回路２のピン９側に出力される。
電流信号となってＩＣ回路２のピン９側に出力される。
この場合、前記電流信号は抵抗３１を介してピン９に入
力されるが、抵抗３１及びコンデンサ３２から成るフィ
ルタ機能の影響を受けない。このため、ピン９から入力
された上記電流信号はトランジスタ２１のコレクタから
電圧信号となって信号処理回路２６に入力される。
力されるが、抵抗３１及びコンデンサ３２から成るフィ
ルタ機能の影響を受けない。このため、ピン９から入力
された上記電流信号はトランジスタ２１のコレクタから
電圧信号となって信号処理回路２６に入力される。
信号処理回路２６は入力信号の処理を行った後、これを
トランジスタ２１のベースに印加する。このため、トラ
ンジスタ２１はこのベースに印加された信号に対応した
電圧信号をエミッタからピン９に出力する。この場合は
、トランジスタ２１のエミッダ電圧と、抵抗３１とコン
デンサ３２に流れた電流により発生した電圧の和がＩＣ
回路１のピン８を介してトランジスタ１６のベースに印
加されることになる。ここで、上記抵抗３１とコンデン
サ３２に流れる電流はＩＣ回路１の前述したピン８から
の出力電流である。このためＩＣ回路１のピン８には、
ＩＣ回路１のピン８からの出力電流を抵抗３１及びコン
デンサ３２とでフィルタリングしたものと、同出力電流
を信号処理回路２６で信号処理したものの和となり、こ
の和がＩＣ回路１のトランジスタ１６のベースに印加さ
れて、このＩＣ回路１内に入力されることになり、第４
図に示した従来例と同様の動作を入力と出力を兼用した
ピン８．９によって行うことができる。
トランジスタ２１のベースに印加する。このため、トラ
ンジスタ２１はこのベースに印加された信号に対応した
電圧信号をエミッタからピン９に出力する。この場合は
、トランジスタ２１のエミッダ電圧と、抵抗３１とコン
デンサ３２に流れた電流により発生した電圧の和がＩＣ
回路１のピン８を介してトランジスタ１６のベースに印
加されることになる。ここで、上記抵抗３１とコンデン
サ３２に流れる電流はＩＣ回路１の前述したピン８から
の出力電流である。このためＩＣ回路１のピン８には、
ＩＣ回路１のピン８からの出力電流を抵抗３１及びコン
デンサ３２とでフィルタリングしたものと、同出力電流
を信号処理回路２６で信号処理したものの和となり、こ
の和がＩＣ回路１のトランジスタ１６のベースに印加さ
れて、このＩＣ回路１内に入力されることになり、第４
図に示した従来例と同様の動作を入力と出力を兼用した
ピン８．９によって行うことができる。
以上記述した如く本発明の信号入出力回路によれば、入
力と出力とを１つのピンで行うことができる。
力と出力とを１つのピンで行うことができる。
第１図は本発明の信号入出力回路の一実施例を示した回
路図、第２図は本発明の他の実施例を示した回路図、第
３図は従来の信号入力用と信号出力用の２ピンを有する
一対のＩＣ回路の接続例を示した図、第４図は従来の信
号入力用と信号出力用の２ピンを有する１個のＩＣ回路
と外部回路との接続例を示した図である。 １．２・・・ＩＣ回路 ８．９・・・ピン １１．２４・・・信号源 １２．１６．２１・・・トランジスタ １３、■７．２３・・・定電流源
路図、第２図は本発明の他の実施例を示した回路図、第
３図は従来の信号入力用と信号出力用の２ピンを有する
一対のＩＣ回路の接続例を示した図、第４図は従来の信
号入力用と信号出力用の２ピンを有する１個のＩＣ回路
と外部回路との接続例を示した図である。 １．２・・・ＩＣ回路 ８．９・・・ピン １１．２４・・・信号源 １２．１６．２１・・・トランジスタ １３、■７．２３・・・定電流源
Claims (2)
- （１）信号を入出力して各種処理を行う回路において、
外部の信号線を接続する１個のピンと、信号を電流信号
の形で前記ピンに出力する信号出力回路と、前記ピンに
印加される電圧信号を入力する信号入力回路とを具備し
たことを特徴とする信号入出力回路。 - （２）信号を入出力して各種処理を行う回路において、
外部の信号線を接続する１個のピンと、信号を電圧の形
で前記ピンに出力する信号出力回路と、前記ピンに入力
される電流信号を入力する信号入力回路とを具備したこ
とを特徴とする信号入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21851089A JPH0383370A (ja) | 1989-08-28 | 1989-08-28 | 信号入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21851089A JPH0383370A (ja) | 1989-08-28 | 1989-08-28 | 信号入出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0383370A true JPH0383370A (ja) | 1991-04-09 |
Family
ID=16721058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21851089A Pending JPH0383370A (ja) | 1989-08-28 | 1989-08-28 | 信号入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0383370A (ja) |
-
1989
- 1989-08-28 JP JP21851089A patent/JPH0383370A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950005172B1 (ko) | 3-단자 연산증폭기 | |
| JPH0383370A (ja) | 信号入出力回路 | |
| JP3060496B2 (ja) | スイツチ回路 | |
| JP2678669B2 (ja) | 基準電圧入力回路 | |
| JPH11136090A (ja) | アクティブフィルタおよびアクティブフィルタ用集積回路 | |
| JP2558878B2 (ja) | 容量結合回路 | |
| JP2712310B2 (ja) | カレントミラー回路 | |
| JP2908123B2 (ja) | 半導体装置 | |
| JPS6133079A (ja) | 輪郭補償回路 | |
| JPH0479606A (ja) | フィルタ回路 | |
| JP3249254B2 (ja) | 集積化増幅器 | |
| JPS62179207A (ja) | トランジスタ増幅器のオフセツト補正回路 | |
| JPH0666610B2 (ja) | 差動増幅回路 | |
| JPS63263808A (ja) | 双方向性増幅器 | |
| JPS59191913A (ja) | 差動増幅器 | |
| JP2001027910A (ja) | 直流電圧レベルシフト回路 | |
| JPS59135913A (ja) | 増幅回路 | |
| JPS58201176A (ja) | 加算・減算回路 | |
| JPH05259806A (ja) | 一次ハイパスフィルタ | |
| JPH02145011A (ja) | 波形整形回路 | |
| JPH0315842B2 (ja) | ||
| JPS62122321A (ja) | 信号切替え回路 | |
| JPH0531358U (ja) | ロジツク回路を具えるアナログ・スイツチ回路 | |
| JPH03154511A (ja) | フィルタ回路 | |
| JPS636956B2 (ja) |