JPH02145011A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPH02145011A JPH02145011A JP63299834A JP29983488A JPH02145011A JP H02145011 A JPH02145011 A JP H02145011A JP 63299834 A JP63299834 A JP 63299834A JP 29983488 A JP29983488 A JP 29983488A JP H02145011 A JPH02145011 A JP H02145011A
- Authority
- JP
- Japan
- Prior art keywords
- rectangular wave
- circuit
- integrated circuit
- output
- waveform shaping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、波形整形回路に関するものでアナログ集積回
路で使用する場合に効果がある。
路で使用する場合に効果がある。
従来の技術
近年、ＶＴＲ等の電子機器において、基準となる第１の
矩形波信号よりその第１の矩形波信号に位相同期した第
２の矩形波信号を作成し、前記第１および第２の矩形波
信号を使用して種々の制御を行うことが行なわれている
。この第２の矩形波信号を作成する矩形波作成回路およ
びその後の制御回路系は同一基板に配置されたアナログ
集積回路に内蔵させている。
矩形波信号よりその第１の矩形波信号に位相同期した第
２の矩形波信号を作成し、前記第１および第２の矩形波
信号を使用して種々の制御を行うことが行なわれている
。この第２の矩形波信号を作成する矩形波作成回路およ
びその後の制御回路系は同一基板に配置されたアナログ
集積回路に内蔵させている。
以下に従来のこの種のアナログ集積回路について説明す
る。第３図は従来のアナログ集積回路のブロック図を示
すものである。第３図において、１０は波形整形回路を
内蔵するアナログ集積回路である。１は基準となる第１
の矩形波信号の入力端子であり、入力された第１の矩形
波信号（第２図ａ）の一部は高域通過フィルター（ＨＰ
Ｆ ）２およびアナログ集積回路１０の第１のピン１０
１Ｌを介して、前記ＨＰＦ２の出力（第２図ｂ）に位相
同期した第２の矩形波ｅを作成する第１の矩形波作成回
路８に入力され、他の一部は集積回路１ｏ内で第１の矩
形波ａと同一のものを使用するため集積回路１ｏのピン
１０ｂを介してバッフ１回路１１に入力されている。前
記第１の矩形波作成回路８は、互いに異なる２種類のス
レッショルド値３ａと４ａを有する第１および第２のス
レッショルド回路３．４とそれぞれの出力ｃ、ｄの論理
和を得る論理和回路６とよりなっており、その出力端子
７には第２図ｅに示すような第１の矩形波ａの立上シお
よび立下りに位相同期した第２の矩形波が得られるよう
な構成とされている。この第２の矩形波ｅおよびバッフ
ァ回路１１の出力である第１の矩形波ａは、それぞれア
ナログ集積回路１０に組み込まれた制御系（図示せず）
に印加されている。
る。第３図は従来のアナログ集積回路のブロック図を示
すものである。第３図において、１０は波形整形回路を
内蔵するアナログ集積回路である。１は基準となる第１
の矩形波信号の入力端子であり、入力された第１の矩形
波信号（第２図ａ）の一部は高域通過フィルター（ＨＰ
Ｆ ）２およびアナログ集積回路１０の第１のピン１０
１Ｌを介して、前記ＨＰＦ２の出力（第２図ｂ）に位相
同期した第２の矩形波ｅを作成する第１の矩形波作成回
路８に入力され、他の一部は集積回路１ｏ内で第１の矩
形波ａと同一のものを使用するため集積回路１ｏのピン
１０ｂを介してバッフ１回路１１に入力されている。前
記第１の矩形波作成回路８は、互いに異なる２種類のス
レッショルド値３ａと４ａを有する第１および第２のス
レッショルド回路３．４とそれぞれの出力ｃ、ｄの論理
和を得る論理和回路６とよりなっており、その出力端子
７には第２図ｅに示すような第１の矩形波ａの立上シお
よび立下りに位相同期した第２の矩形波が得られるよう
な構成とされている。この第２の矩形波ｅおよびバッフ
ァ回路１１の出力である第１の矩形波ａは、それぞれア
ナログ集積回路１０に組み込まれた制御系（図示せず）
に印加されている。
発明が解決しようとする課題
しかしながら上記の従来の構成では、第２の矩形波ｅの
パルス幅が充分広いものである場合、ＨＰＦ２の時定数
を大きくしなければならず、アナログ集積回路には内蔵
できないので、アナログ集積回路１ｏの入力端子として
は第１の矩形波ａの入力ピン１０ｂとＨＰＦ２の出力す
の入力ピン１０１Ｌとがそれぞれ必要となり、アナログ
集積回路１０のピン数が増加するという欠点を有してい
る。
パルス幅が充分広いものである場合、ＨＰＦ２の時定数
を大きくしなければならず、アナログ集積回路には内蔵
できないので、アナログ集積回路１ｏの入力端子として
は第１の矩形波ａの入力ピン１０ｂとＨＰＦ２の出力す
の入力ピン１０１Ｌとがそれぞれ必要となり、アナログ
集積回路１０のピン数が増加するという欠点を有してい
る。
本発明は上記従来の課題を解決するもので、簡単な回路
の追加で入力端子を１つにすることのできる波形整形回
路を提供する・ことを目的とする。
の追加で入力端子を１つにすることのできる波形整形回
路を提供する・ことを目的とする。
課題を解決するための手段
この目的を達成するために本発明の波形整形回路は、Ｈ
ＰＦの出力より入力矩形波と同一の第３の矩形波信号を
作成する第２の矩形波作成回路をアナログ集積回路内に
追加した構成を有している。
ＰＦの出力より入力矩形波と同一の第３の矩形波信号を
作成する第２の矩形波作成回路をアナログ集積回路内に
追加した構成を有している。
作用
この構成によってアナログ集積回路としては、従来例で
必要であった第１の矩形波の入力端子（第３図のピン１
０ｂ）が必要なくなり、入力端子としてはＨＰＦの出力
に対してのみ設ければよく、集積回路のピン数は減少す
るものである。
必要であった第１の矩形波の入力端子（第３図のピン１
０ｂ）が必要なくなり、入力端子としてはＨＰＦの出力
に対してのみ設ければよく、集積回路のピン数は減少す
るものである。
実施例
以下本発明の実施例について、図面を参照しながら説明
する。第１図は本発明の実施例における波形整形回路の
ブロック図を示すもので、第３図に示す従来構成と同一
構成部品には同一符号を付している。本実施例と第３図
に示した従来構成との差異は、従来構成におけるピン１
０ｂを排除し、新たにＨＰＦ２の出力すに位相同期して
前記入力矩形波と同一のパルス幅の第３の矩形波ｆを作
成する第２の矩形波作成回路９を集積回路１０内に設け
た点にある。前記第２の矩形波作成回路９は前記スレッ
ショルド回路３，４を共用し、その出力ｃ、ｄをそれぞ
れＲＳフリップ７０ツブ回路６のセット端子Ｓ、リセッ
ト端子Ｈに入力し、ＲＳフリップフロップ回路６の出力
として第３の矩形波ｆを得るように構成している。
する。第１図は本発明の実施例における波形整形回路の
ブロック図を示すもので、第３図に示す従来構成と同一
構成部品には同一符号を付している。本実施例と第３図
に示した従来構成との差異は、従来構成におけるピン１
０ｂを排除し、新たにＨＰＦ２の出力すに位相同期して
前記入力矩形波と同一のパルス幅の第３の矩形波ｆを作
成する第２の矩形波作成回路９を集積回路１０内に設け
た点にある。前記第２の矩形波作成回路９は前記スレッ
ショルド回路３，４を共用し、その出力ｃ、ｄをそれぞ
れＲＳフリップ７０ツブ回路６のセット端子Ｓ、リセッ
ト端子Ｈに入力し、ＲＳフリップフロップ回路６の出力
として第３の矩形波ｆを得るように構成している。
以上のように本実施例によれば、ＨＰＦ２の出力すを利
用して基準信号となる第１の矩形波信号に位相同期し、
かつパルス幅も等しい第３の矩形波を作成する第２の矩
形波作成回路９をアナログ集積回路１０内に設けること
により、従来例で必要であった第１の矩形波の入力ピン
１０ｂが必要なくなる。
用して基準信号となる第１の矩形波信号に位相同期し、
かつパルス幅も等しい第３の矩形波を作成する第２の矩
形波作成回路９をアナログ集積回路１０内に設けること
により、従来例で必要であった第１の矩形波の入力ピン
１０ｂが必要なくなる。
発明の効果
以上のように本発明は、基準となる第１の矩形波と同一
の矩形波を集積回路内で得るために、第２の矩形波を作
成するだめのＨＰＦの出力を利用した第２の矩形波作成
回路を集積回路内に設けることにより、従来例で必要で
あった第１の矩形波の入力端子が必要なくなり、アナロ
グ集積回路の入力端子の実質的な本数を減すことができ
るものである。
の矩形波を集積回路内で得るために、第２の矩形波を作
成するだめのＨＰＦの出力を利用した第２の矩形波作成
回路を集積回路内に設けることにより、従来例で必要で
あった第１の矩形波の入力端子が必要なくなり、アナロ
グ集積回路の入力端子の実質的な本数を減すことができ
るものである。
第１図は本発明の実施例における波形整形回路のブロッ
ク図、第２図はその動作波形図、第３図は従来の波形整
形回路のブロック図である。 １・・・・・・入力端子、２・・・・・・高域通過フィ
ルター３．４・・・・・・スレッショルド回路、５・・
・・・・論理和回路、６・・・・・ＲＳフリップフロッ
プ回路、７・・・・・・第２の矩形波の出力端子、８・
・・・・第１の矩形波作成回路、９・・・・・・第２の
矩形波作成回路、１０・・・・・・アナログ集積回路、
１１・・・・・・バッファ回路。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図
ク図、第２図はその動作波形図、第３図は従来の波形整
形回路のブロック図である。 １・・・・・・入力端子、２・・・・・・高域通過フィ
ルター３．４・・・・・・スレッショルド回路、５・・
・・・・論理和回路、６・・・・・ＲＳフリップフロッ
プ回路、７・・・・・・第２の矩形波の出力端子、８・
・・・・第１の矩形波作成回路、９・・・・・・第２の
矩形波作成回路、１０・・・・・・アナログ集積回路、
１１・・・・・・バッファ回路。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図
Claims (1)
- 基準となる第１の矩形波のエッジ部分を抽出するための
高域通過フィルターと、その高域通過フィルターの出力
に位相同期した第２の矩形波信号を作成する第１の矩形
波作成手段と、前記高域通過フィルターの出力に位相同
期して前記第１の矩形波と同一のパルス幅の第３の矩形
波信号を作成する第２の矩形波作成手段とを有し、その
第１と第２の矩形波作成手段を同一基板上に配置された
アナログ集積回路で構成したことを特徴とする波形整形
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63299834A JPH02145011A (ja) | 1988-11-28 | 1988-11-28 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63299834A JPH02145011A (ja) | 1988-11-28 | 1988-11-28 | 波形整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02145011A true JPH02145011A (ja) | 1990-06-04 |
Family
ID=17877490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63299834A Pending JPH02145011A (ja) | 1988-11-28 | 1988-11-28 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02145011A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5406132A (en) * | 1992-01-21 | 1995-04-11 | Advantest Corporation | Waveform shaper for semiconductor testing devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5723638B2 (ja) * | 1974-12-03 | 1982-05-19 |
-
1988
- 1988-11-28 JP JP63299834A patent/JPH02145011A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5723638B2 (ja) * | 1974-12-03 | 1982-05-19 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5406132A (en) * | 1992-01-21 | 1995-04-11 | Advantest Corporation | Waveform shaper for semiconductor testing devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2398601A1 (en) | Method and circuit for providing interface signals between integrated circuits | |
| JPH02145011A (ja) | 波形整形回路 | |
| JPH01256212A (ja) | 双方向バッファ回路 | |
| JPH0377406A (ja) | 発振制御回路 | |
| JPH0537306A (ja) | フリツプフロツプ回路 | |
| JPH0315776A (ja) | モード設定回路 | |
| JPS63116222A (ja) | クロツク信号切換回路 | |
| JP2953713B2 (ja) | 半導体集積回路 | |
| JP2693798B2 (ja) | 制御信号発生回路 | |
| JPH04196916A (ja) | フリップフロップ回路 | |
| JPH026682Y2 (ja) | ||
| JPH01180112A (ja) | リタイミング回路 | |
| JPH04196915A (ja) | フリップフロップ回路 | |
| JPH02181950A (ja) | 半導体集積回路の動作モード設定方式 | |
| JPS61154153A (ja) | 集積回路装置 | |
| JPS6076808A (ja) | クロツク整形回路 | |
| JPH02109414A (ja) | 半導体集積回路 | |
| JPH11145788A (ja) | フリップフロップ装置および半導体装置 | |
| JPS62177635A (ja) | 論理回路 | |
| JPS5831620A (ja) | ３進リングカウンタ | |
| JPS6136947A (ja) | 半導体装置 | |
| JPH04119721A (ja) | 非同期信号選択回路 | |
| JPH0383370A (ja) | 信号入出力回路 | |
| KR20000002891U (ko) | 클럭 및 데이터 복원회로 | |
| JPH03177935A (ja) | デバッグ回路 |