JPH0385751A - 半導体装置およびその実装方法 - Google Patents
半導体装置およびその実装方法Info
- Publication number
- JPH0385751A JPH0385751A JP1223993A JP22399389A JPH0385751A JP H0385751 A JPH0385751 A JP H0385751A JP 1223993 A JP1223993 A JP 1223993A JP 22399389 A JP22399389 A JP 22399389A JP H0385751 A JPH0385751 A JP H0385751A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- leads
- lead
- semiconductor device
- bridge layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、クワッドフラットパッケージ(QFP)、
スモールアウトラインパッケージ(SOP)等の多ビン
ICなどの半導体装置およびこの半導体装置の基板への
実装方法に関し、リードの補強、実装工程での作業の簡
略化、半導体装置の接合強度の改善等を計ったものであ
る。
スモールアウトラインパッケージ(SOP)等の多ビン
ICなどの半導体装置およびこの半導体装置の基板への
実装方法に関し、リードの補強、実装工程での作業の簡
略化、半導体装置の接合強度の改善等を計ったものであ
る。
「従来の技術」
従来、QFPなどの表面実装タイプのICパッケージの
リードは、ICの集積度の向上に応じて細くなる傾向に
ある。そして、ザブミクロンルールにより集積度が更に
高くなると、リード自体が極めて細くなり、その強度も
低下するために、搬送や取り扱い時のわずかな負荷によ
って、例えば、ICパッケージの包装紙とのわずかな接
触、あるいは、半田付けの際の半田ゴテとの接触などに
上ッて、リードが容易に変形してしまう程に軟弱になつ
てきている。
リードは、ICの集積度の向上に応じて細くなる傾向に
ある。そして、ザブミクロンルールにより集積度が更に
高くなると、リード自体が極めて細くなり、その強度も
低下するために、搬送や取り扱い時のわずかな負荷によ
って、例えば、ICパッケージの包装紙とのわずかな接
触、あるいは、半田付けの際の半田ゴテとの接触などに
上ッて、リードが容易に変形してしまう程に軟弱になつ
てきている。
「発明が解決しようとする課題」
従ってこのようなICパッケージを実装基板に実装する
場合、従来のように半田ゴテを使用しての人為的作業に
よる接合方法は全く適用できない状況にある。即ち、糸
半田の供給、あるいは、半田ゴテの当接などによりリー
ドが変形してしまうおそれが高く、歩留り、作業効率が
向上しないばかりか、各リードの基板に対する均一な実
装剥離強度を得ることができない問題がある。
場合、従来のように半田ゴテを使用しての人為的作業に
よる接合方法は全く適用できない状況にある。即ち、糸
半田の供給、あるいは、半田ゴテの当接などによりリー
ドが変形してしまうおそれが高く、歩留り、作業効率が
向上しないばかりか、各リードの基板に対する均一な実
装剥離強度を得ることができない問題がある。
また、QFPなどの多ピンでリード(ピン)の間隔が狭
いICにおいては、リード間隔が065mm以下になる
ものもあるので、接合時に供給する半田量か僅かでも過
剰であると、リフロー(溶融)後にリード間の半田によ
るブリツノが発生して隣接するり一ドどうしが短絡する
おそれがあるとともに、少しでも半田の供給量か不足す
ると、接合強度の不足が生じるために、適正な量の半田
を供給することが極めて困難であった。
いICにおいては、リード間隔が065mm以下になる
ものもあるので、接合時に供給する半田量か僅かでも過
剰であると、リフロー(溶融)後にリード間の半田によ
るブリツノが発生して隣接するり一ドどうしが短絡する
おそれがあるとともに、少しでも半田の供給量か不足す
ると、接合強度の不足が生じるために、適正な量の半田
を供給することが極めて困難であった。
この発明は前記課題を解決するためになされたもので、
搬送や取り扱いの段階においてリードの変形防止ができ
るとともに、従来の外部からの半田供給法によらずとも
半導体装置を基板に十分な接合強度で半田接合し、実装
することができ、実装工程を簡略化できる半導体装置お
よびその実装方法の提出を目的とする。
搬送や取り扱いの段階においてリードの変形防止ができ
るとともに、従来の外部からの半田供給法によらずとも
半導体装置を基板に十分な接合強度で半田接合し、実装
することができ、実装工程を簡略化できる半導体装置お
よびその実装方法の提出を目的とする。
「課題を解決するための手段」
請求項Iに記載した発明は前記課題を解決するために、
複数のリードを備え、基板の導体に前記リートを半田付
けして実装される半導体装置において、隣接する複数の
リートを連続して覆う半IJ−]のブリッジ層によって
前記リードを覆ってなるものである。
複数のリードを備え、基板の導体に前記リートを半田付
けして実装される半導体装置において、隣接する複数の
リートを連続して覆う半IJ−]のブリッジ層によって
前記リードを覆ってなるものである。
請求項2に記載した発明は前記課題を解決するために、
複数のり−トを備え、基板の導体にi7j記リートの端
末部を半田付けして実装される半導体装置において、前
記リードの端末部に、基板の導体表面への当接状態で導
体との間に半田溜間隙を形成する折曲部が形成されてな
り、隣接する複数のリードを連続して覆う半田のブリツ
ノ層によって前記リードを覆ってなるものである。
複数のり−トを備え、基板の導体にi7j記リートの端
末部を半田付けして実装される半導体装置において、前
記リードの端末部に、基板の導体表面への当接状態で導
体との間に半田溜間隙を形成する折曲部が形成されてな
り、隣接する複数のリードを連続して覆う半田のブリツ
ノ層によって前記リードを覆ってなるものである。
請求項3に記載した発明は前記課題を解決するために、
請求項1記載の半導体装置を実装するに際し、そのリー
ドに付着されている厚膜半田メツキを溶融させてリード
を基板の導体に接合するものである。
請求項1記載の半導体装置を実装するに際し、そのリー
ドに付着されている厚膜半田メツキを溶融させてリード
を基板の導体に接合するものである。
「作用 」
隣接するり−ドを半田のブリッジ層で連結した状態で覆
うので、リードをブリッジ層が補強し、リードの変形を
ブリッジ層が阻止する。
うので、リードをブリッジ層が補強し、リードの変形を
ブリッジ層が阻止する。
また、リードの周囲に半田のブリッジ層を形成したので
、実装時に、リードを基板の導体に接触させた状態でこ
のブリッジ層を加熱して溶融させることで、溶融したブ
リッジ層の半田がリードの先端部と導体との接触部を覆
い、これによりリードと導体が接合する。従って、実装
時に新たに外部から半田を供給する必要がなくなるとと
もに、溶融した半田によって十分な強度でリードと基板
の導体とが接合される。
、実装時に、リードを基板の導体に接触させた状態でこ
のブリッジ層を加熱して溶融させることで、溶融したブ
リッジ層の半田がリードの先端部と導体との接触部を覆
い、これによりリードと導体が接合する。従って、実装
時に新たに外部から半田を供給する必要がなくなるとと
もに、溶融した半田によって十分な強度でリードと基板
の導体とが接合される。
以下、この発明を更に詳細に説明する。
第1図と第2図は請求項1に記載した発明の一実施例を
説明するためのもので、この実施例の半導体装置11は
、多ピンパツケージICの本体部5の外周部に、多数の
リード(端子ピン)6 ・が延設されて構成されている
。これらのり−ト6は本体部5の内部の回路や素子に接
続されてなるもので、リード6は本体部5の側面から斜
め下方に延設されるとともに、その先端部6aは折り曲
げられていて、これらのり一ド6・・・を介して多ピン
パツケージICの本体部5が基板9の導体IIに接続さ
れるようになっている。
説明するためのもので、この実施例の半導体装置11は
、多ピンパツケージICの本体部5の外周部に、多数の
リード(端子ピン)6 ・が延設されて構成されている
。これらのり−ト6は本体部5の内部の回路や素子に接
続されてなるもので、リード6は本体部5の側面から斜
め下方に延設されるとともに、その先端部6aは折り曲
げられていて、これらのり一ド6・・・を介して多ピン
パツケージICの本体部5が基板9の導体IIに接続さ
れるようになっている。
この例の半導体装置Hは、リード6・・・を厚膜半田メ
ツキで覆ったものである。この発明での厚膜半田メツキ
とは、半田メツキの厚さ(第2図に示す厚さT)が十分
に厚く、15μm以」二のものを言う。従ってこの例の
半導体装置1−1のリート6 ・は、厚さ15μm以上
の厚膜半田メツキからなるブリッジ層8で覆われている
。なお、半導体装置Hの種類によってこのブリッジ層8
の厚さの好適範囲は変化するが、通フ;;°はI5〜数
百μmの範囲で実験的に決められ、接合強度の許容値の
下限以上の接合強度が得られれば十分である。
ツキで覆ったものである。この発明での厚膜半田メツキ
とは、半田メツキの厚さ(第2図に示す厚さT)が十分
に厚く、15μm以」二のものを言う。従ってこの例の
半導体装置1−1のリート6 ・は、厚さ15μm以上
の厚膜半田メツキからなるブリッジ層8で覆われている
。なお、半導体装置Hの種類によってこのブリッジ層8
の厚さの好適範囲は変化するが、通フ;;°はI5〜数
百μmの範囲で実験的に決められ、接合強度の許容値の
下限以上の接合強度が得られれば十分である。
前記リード6・・に厚膜半田メツキを施してブリッジ層
8を形成するには、例えば、通常の電気半田メツキ法に
よって行なわれる。
8を形成するには、例えば、通常の電気半田メツキ法に
よって行なわれる。
第3図はQFPなどの多ビンパッケージICの多数のり
一ド6に、電気半田メツキを施ずための治具1を示ずも
のである。この治具Iは黄銅などの金属からなる4角形
状の上枠3と非導電体の下枠2とネジ4 ・とから構成
されている。
一ド6に、電気半田メツキを施ずための治具1を示ずも
のである。この治具Iは黄銅などの金属からなる4角形
状の上枠3と非導電体の下枠2とネジ4 ・とから構成
されている。
そして、第4図に示すように、その下枠2と上枠3との
間にQFPなどの多ピンパツケージICの本体部5のリ
ード6 ・を挾み、ネジ4・で固定したのち、この治具
1を半田メツキ浴Aに浸漬し、リード6・・・の大部分
が半田メツキ浴A中に浸されるように配置し、治具1を
陰極に、半田インゴット電極7を陽極として電気メツキ
することによって行なわれる。当然、メツキの府処理と
して脱脂洗浄工程などが行なわれる。
間にQFPなどの多ピンパツケージICの本体部5のリ
ード6 ・を挾み、ネジ4・で固定したのち、この治具
1を半田メツキ浴Aに浸漬し、リード6・・・の大部分
が半田メツキ浴A中に浸されるように配置し、治具1を
陰極に、半田インゴット電極7を陽極として電気メツキ
することによって行なわれる。当然、メツキの府処理と
して脱脂洗浄工程などが行なわれる。
この電気メツキ処理においては、リード6・・・の周囲
にメツキ層が順次堆積されるが、この堆積される各メツ
キ層の相互に隣接するものが接合一体化するまで電気メ
ツキを行うことで、ブリッジ層8を形成することができ
る。
にメツキ層が順次堆積されるが、この堆積される各メツ
キ層の相互に隣接するものが接合一体化するまで電気メ
ツキを行うことで、ブリッジ層8を形成することができ
る。
前記メツキ浴Aの温度は20〜50°C1電流密度は2
〜] 5 A / dm2程度とすることが好ましいが
、これに限定されることはない。半田メツキの膜厚の制
御は、メツキ時間、メツキ浴温度、浴謡度、浴攪拌度合
等を綱部することによって行なわれる。
〜] 5 A / dm2程度とすることが好ましいが
、これに限定されることはない。半田メツキの膜厚の制
御は、メツキ時間、メツキ浴温度、浴謡度、浴攪拌度合
等を綱部することによって行なわれる。
また、半田インゴット7、半田メツキ浴Δの合金組成は
、特に限定されることはなく、通常の錫60%、鉛40
%の半田などが用いられ、電気半田メツキで得られる半
田メッキ厚の合金組成も半田インゴットの組成と同一と
なる。
、特に限定されることはなく、通常の錫60%、鉛40
%の半田などが用いられ、電気半田メツキで得られる半
田メッキ厚の合金組成も半田インゴットの組成と同一と
なる。
以上のようにブリッジ層8により隣接するり一ド6・・
を覆う構成にするならば、リード6・・をブリツノ層8
が補強するので、運搬途中あるいは包装時などにおいて
リート6 ・に負荷がかかってもリード6・・が変形す
ることがない。
を覆う構成にするならば、リード6・・をブリツノ層8
が補強するので、運搬途中あるいは包装時などにおいて
リート6 ・に負荷がかかってもリード6・・が変形す
ることがない。
次に、前記構成のブリッジ層8を有する半導体装置の実
装方法について説明する。
装方法について説明する。
上述の半導体装置を基板に実装する場合、そのリード6
・・・に施された厚膜半田メツキのみを用いて半田付け
することができる。
・・・に施された厚膜半田メツキのみを用いて半田付け
することができる。
第1図は、この実装方法の一例を模式的に説明するため
のもので、図中符号9は、ICパッケージの本体部5が
実装される基板であり、この基板9は強化合成樹脂板な
どからなる基材10と、この基材10上に貼着された銅
箔などからなる導体11と、この導体II上に貼着され
たカバーフィルム12とからなるもので、リード6が接
合される部分ではカバーフィルム12が部分的に取り除
かれてパッド13となっている。
のもので、図中符号9は、ICパッケージの本体部5が
実装される基板であり、この基板9は強化合成樹脂板な
どからなる基材10と、この基材10上に貼着された銅
箔などからなる導体11と、この導体II上に貼着され
たカバーフィルム12とからなるもので、リード6が接
合される部分ではカバーフィルム12が部分的に取り除
かれてパッド13となっている。
この基板9のパッド13には、第1図に示すように半田
ペーストなどの半田は塗布されておらず、導体11がそ
のまま露出している。
ペーストなどの半田は塗布されておらず、導体11がそ
のまま露出している。
そして、前記本体部5のリード6・・・が基板9のパッ
ド13の導体Ilに接触するように本体部5を基板9上
で位置合わせして載置し、この状態でリード6・・・に
向けて加熱空気を吹き付ける方法、熱圧着などの方法に
よって、リード6・・表面のブリッジ層8を溶融し、こ
の溶融半田でリード6と導体11とを接合し、実装が行
なわれる。
ド13の導体Ilに接触するように本体部5を基板9上
で位置合わせして載置し、この状態でリード6・・・に
向けて加熱空気を吹き付ける方法、熱圧着などの方法に
よって、リード6・・表面のブリッジ層8を溶融し、こ
の溶融半田でリード6と導体11とを接合し、実装が行
なわれる。
このブリッジ層8を溶融した場合、溶融した半田はり一
ド6の表面張力によってリード6の周囲に集合しようと
するので、リード6.6の間をつなぐ部分の半田はとぎ
れて各リード6の周囲側に吸引され、リード6の先端部
6aと導体11との接触部分の周囲に滞留し、各リード
6と各導体11は接合される。従ってこの状態で隣接す
る各リード6・・は各々分離された状態で各々導体I+
に接合される。
ド6の表面張力によってリード6の周囲に集合しようと
するので、リード6.6の間をつなぐ部分の半田はとぎ
れて各リード6の周囲側に吸引され、リード6の先端部
6aと導体11との接触部分の周囲に滞留し、各リード
6と各導体11は接合される。従ってこの状態で隣接す
る各リード6・・は各々分離された状態で各々導体I+
に接合される。
このような実装方法によれば、半導体装置Hと基板9と
の接合が半導体装置Hのリード6に予め施されたブリッ
ジ層8の半田によってのみ行なわれることになる。この
ため、実装時において、外部から別に半田を接合部分に
供給する必要がなければ、予め基板のパッドに半田ペー
ストを印刷、塗布する必要もない。従って、実装工程が
簡略化され、また自動機を用いた半田接合による半導体
装置の実装が可能になる。
の接合が半導体装置Hのリード6に予め施されたブリッ
ジ層8の半田によってのみ行なわれることになる。この
ため、実装時において、外部から別に半田を接合部分に
供給する必要がなければ、予め基板のパッドに半田ペー
ストを印刷、塗布する必要もない。従って、実装工程が
簡略化され、また自動機を用いた半田接合による半導体
装置の実装が可能になる。
また、この発明によれば、ブリッジ層8の厚さを綱面す
ることで、個々の半導体装置毎に必要かつ十分な量の半
田を与えることができるので、半田付けによる半導体装
置Hの接合が確実に行える。
ることで、個々の半導体装置毎に必要かつ十分な量の半
田を与えることができるので、半田付けによる半導体装
置Hの接合が確実に行える。
この点において従来の半田ペーストを基板のパッドに印
刷する方法では、基板のパッド毎に半田塗布量を変えて
適切な半田量を付与することは不可能であり、半導体装
置毎に適切な半田量を与えることはできない。
刷する方法では、基板のパッド毎に半田塗布量を変えて
適切な半田量を付与することは不可能であり、半導体装
置毎に適切な半田量を与えることはできない。
更に、半導体装置としてQFPなどの多ピンパツケージ
のICの場合には、第2図に示すリード幅Wとリードピ
ッチPに応じた厚さの半田メツキを施すことで、十分な
接合強度が得られ、かつ、リード6.6間に半田による
ブリッジが生じることもなく、リードピッチが0.5m
m以下で0.3mmまでの狭いICでも半田付けによる
実装が可能である。特に、0.5mm未満のリードピッ
チのICを半田付けで実装することは、従来の半田の供
給方法によるものでは不可能であった。
のICの場合には、第2図に示すリード幅Wとリードピ
ッチPに応じた厚さの半田メツキを施すことで、十分な
接合強度が得られ、かつ、リード6.6間に半田による
ブリッジが生じることもなく、リードピッチが0.5m
m以下で0.3mmまでの狭いICでも半田付けによる
実装が可能である。特に、0.5mm未満のリードピッ
チのICを半田付けで実装することは、従来の半田の供
給方法によるものでは不可能であった。
第5図は請求項1に記載した発明の第2実施例を示すも
ので、この例ではリード6・・の外周に、厚さが均一で
互いに連続する半田からなるブリッジ層8゛が被覆され
てなるものである。
ので、この例ではリード6・・の外周に、厚さが均一で
互いに連続する半田からなるブリッジ層8゛が被覆され
てなるものである。
この例の構造を採用した場合であっても先の例と同等の
効果を得ることができる。
効果を得ることができる。
第6図は、請求項2に記載した発明の第1実施例を示す
もので、この実施例のり一ド61の先端部側には折曲部
62が形成されている。この折曲部62において、第1
図に示すリード6の先端部6aと異なるところは、その
折り曲げ角度である。
もので、この実施例のり一ド61の先端部側には折曲部
62が形成されている。この折曲部62において、第1
図に示すリード6の先端部6aと異なるところは、その
折り曲げ角度である。
即ち、基板IC上の規定位置にICの本体部5を位置決
めして設置し、リード6Iの先端側を導体11の表面側
に設置した状態において、折曲部62と導体11との間
には半田溜間隙りが形成されるように折曲部62が形成
されている。
めして設置し、リード6Iの先端側を導体11の表面側
に設置した状態において、折曲部62と導体11との間
には半田溜間隙りが形成されるように折曲部62が形成
されている。
この例のり−ド61においては、先に説明した請求項I
に記載の発明の実施例と同等の効果を得ることができる
。
に記載の発明の実施例と同等の効果を得ることができる
。
−1,1
また、この例の構造を採用した場合、ブリッジ層8を加
熱して溶融させた場合に生じた溶融半田が、前記半田溜
M隙りに表面張力によって吸引されて滞留し、固化する
。このため、隣接するり一ド61.61の間に存在する
ブリッジ層8は各リード61毎に十分に分離されてリー
ド61の先端部と導体11を完全に接合する。このよう
に半田溜間隙りに表面張力で半田を吸引すると、リード
61.61の間のブリッジ層8を完全に分離できるので
、隣接するリード61.61の間で短絡を起こすことが
ない。
熱して溶融させた場合に生じた溶融半田が、前記半田溜
M隙りに表面張力によって吸引されて滞留し、固化する
。このため、隣接するり一ド61.61の間に存在する
ブリッジ層8は各リード61毎に十分に分離されてリー
ド61の先端部と導体11を完全に接合する。このよう
に半田溜間隙りに表面張力で半田を吸引すると、リード
61.61の間のブリッジ層8を完全に分離できるので
、隣接するリード61.61の間で短絡を起こすことが
ない。
第7図は請求項2に記載した発明の第2実施例を示すも
ので、この例では、リード63の先端側にジグザグ型の
折曲部64を形成した構成である。
ので、この例では、リード63の先端側にジグザグ型の
折曲部64を形成した構成である。
この例の構造においても先に記載した例と同等の効果を
得ることができる。
得ることができる。
ところで前記各実施例において用いられるブリッジ層8
.8°を形成する手段はメツキ法に限るものではなく、
リードを変形させるおそれのないような手段であれば、
メツキ法以外の方法を用いても2− 差し支えない。
.8°を形成する手段はメツキ法に限るものではなく、
リードを変形させるおそれのないような手段であれば、
メツキ法以外の方法を用いても2− 差し支えない。
「発明の効果」
以上説明したように本発明によれば、隣接するり−ドを
半田のブリッジ層で連結した状態て覆い、リードをブリ
ッジ層で補強し、リードの変形をブリッジ層が阻止する
ので、運搬や取り扱い時においてリードに多少の負荷が
かかった場合であっても、リードが変形することがない
。
半田のブリッジ層で連結した状態て覆い、リードをブリ
ッジ層で補強し、リードの変形をブリッジ層が阻止する
ので、運搬や取り扱い時においてリードに多少の負荷が
かかった場合であっても、リードが変形することがない
。
また、基板実装時において、ブリッジ層の半田のみで接
合できるので、新たに供給する半田が不要になり、実装
工程を簡略化することができるとともに実装コストを下
げることができる。また、基板実装工程において、半田
量と半田供給方法を考慮しなくとも良いことになるので
、半導体装置を基板上に位置決めし、リードの半田を溶
融することで容易に接合できる。更に、実装時にリード
に負荷をかけることがないので、リードを変形させるこ
ともない。更にまた、リードに形成するブリッジ層は均
一の厚さに形成することが容易にできるので、基板上に
半田を印刷する場合と異なり、各半導体装置ごとに適切
な半田量を容易に設定することができる。
合できるので、新たに供給する半田が不要になり、実装
工程を簡略化することができるとともに実装コストを下
げることができる。また、基板実装工程において、半田
量と半田供給方法を考慮しなくとも良いことになるので
、半導体装置を基板上に位置決めし、リードの半田を溶
融することで容易に接合できる。更に、実装時にリード
に負荷をかけることがないので、リードを変形させるこ
ともない。更にまた、リードに形成するブリッジ層は均
一の厚さに形成することが容易にできるので、基板上に
半田を印刷する場合と異なり、各半導体装置ごとに適切
な半田量を容易に設定することができる。
一方、リードピッチとリード幅の大きさに適合した半田
メツキ層を形成するならば、0 5mm以下の狭ピッチ
で多ピンタイプの半導体装置の半田付けであっても、ブ
リッジを生じることなく、十分な強度で接合できる効果
がある。
メツキ層を形成するならば、0 5mm以下の狭ピッチ
で多ピンタイプの半導体装置の半田付けであっても、ブ
リッジを生じることなく、十分な強度で接合できる効果
がある。
更に、リードの先端部に折曲部を形成したものにあって
は、実装時において、基板の導体表面との間に形成され
る半田溜間隙に表面張力で半田を吸引できるので、隣接
するり−ド間に存在するブリッジ層を各リード毎に完全
に分離することができ、隣接するり一ド間で短絡を起こ
すことなく接合できる。
は、実装時において、基板の導体表面との間に形成され
る半田溜間隙に表面張力で半田を吸引できるので、隣接
するり−ド間に存在するブリッジ層を各リード毎に完全
に分離することができ、隣接するり一ド間で短絡を起こ
すことなく接合できる。
第1図は請求項1に記載した発明の半導体装置の一実施
例を基板に設置した状態を示す断面図、第2図は同尖施
例のリードとブリッジ層を示す断面図、 第3図は請求項3に記載した発明の実施に用いる治具の
分解斜視図、 第4図は半導体装置のリードに厚膜メツキを施している
状態を示す断面図、 第5図は請求項Iに記載した発明の第2実施例の断面図
、 第6図は請求項2に記載した発明の第1実施例の断面図
、 第7図は請求項2に記載した発明の第2実施例の断面図
である。 A・・・半田浴、■4・・半導体装置、D・・・半田溜
間隙、■・・治具、5・・・多ピンパツケージICの本
体部、661.63・・・リード(ピン端子)、8,8
′・・・ブリッジ層、7・・・半田インゴット電極、9
・・基板、II・導体、62.64・・・折曲部。
例を基板に設置した状態を示す断面図、第2図は同尖施
例のリードとブリッジ層を示す断面図、 第3図は請求項3に記載した発明の実施に用いる治具の
分解斜視図、 第4図は半導体装置のリードに厚膜メツキを施している
状態を示す断面図、 第5図は請求項Iに記載した発明の第2実施例の断面図
、 第6図は請求項2に記載した発明の第1実施例の断面図
、 第7図は請求項2に記載した発明の第2実施例の断面図
である。 A・・・半田浴、■4・・半導体装置、D・・・半田溜
間隙、■・・治具、5・・・多ピンパツケージICの本
体部、661.63・・・リード(ピン端子)、8,8
′・・・ブリッジ層、7・・・半田インゴット電極、9
・・基板、II・導体、62.64・・・折曲部。
Claims (3)
- (1)複数のリードを備え、基板の導体に前記リードが
半田付けされて実装される半導体装置において、前記リ
ードが、隣接する複数のリードを連続して覆う半田のブ
リッジ層によって覆われてなることを特徴とする半導体
装置。 - (2)複数のリードを備え、基板の導体に前記リードの
端末部が半田付けされて実装される半導体装置において
、前記リードの先端部に、基板への装着状態で導体表面
との間に半田溜間隙を形成する折曲部が形成されてなり
、前記リードが、隣接する複数のリードを連続して覆う
半田のブリッジ層によって覆われてなることを特徴とす
る半導体装置。 - (3)請求項1記載の半導体装置を実装するに際し、リ
ードに付着されている半田のブリッジ層を溶融させてリ
ードを基板の導体に接合することを特徴とする半導体装
置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1223993A JPH0385751A (ja) | 1989-08-30 | 1989-08-30 | 半導体装置およびその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1223993A JPH0385751A (ja) | 1989-08-30 | 1989-08-30 | 半導体装置およびその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0385751A true JPH0385751A (ja) | 1991-04-10 |
Family
ID=16806907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1223993A Pending JPH0385751A (ja) | 1989-08-30 | 1989-08-30 | 半導体装置およびその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0385751A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4754502B2 (ja) * | 2004-02-24 | 2011-08-24 | ルノー・トラックス | 機械式アダプターアセンブリ |
-
1989
- 1989-08-30 JP JP1223993A patent/JPH0385751A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4754502B2 (ja) * | 2004-02-24 | 2011-08-24 | ルノー・トラックス | 機械式アダプターアセンブリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH065760A (ja) | 表面実装型半導体装置用パッケージリード | |
| US20060001132A1 (en) | Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication | |
| JPH01235170A (ja) | マイクロ入出力ピンおよびその製造方法 | |
| JPH04162760A (ja) | リードフレーム | |
| JPH0385751A (ja) | 半導体装置およびその実装方法 | |
| JPH0385750A (ja) | 半導体装置およびその実装方法 | |
| JPH0957432A (ja) | 半田供給用キャリア | |
| JP4054169B2 (ja) | 電子部品実装用フィルムキャリアテープ | |
| JP2530881Y2 (ja) | 半導体装置のリードフレーム | |
| US5529682A (en) | Method for making semiconductor devices having electroplated leads | |
| JP2616571B2 (ja) | 半導体装置の製造方法 | |
| JPH0846114A (ja) | 半導体装置とその製造方法 | |
| JPH0821664B2 (ja) | リードの半田メッキ装置 | |
| US6924440B2 (en) | Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board | |
| JP3643399B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JP3152482B2 (ja) | 電子部品実装における半田形成方法 | |
| JP2002033355A (ja) | 電子部品実装用フィルムキャリアテープ | |
| JPH0273690A (ja) | 実装基板の製造方法 | |
| JP2522111B2 (ja) | リ―ドの半田メッキ装置 | |
| JPH11251477A (ja) | 半導体パッケージ、半導体装置、およびこれらの製造方法 | |
| JPH05226825A (ja) | 半田コート回路基板 | |
| KR0169893B1 (ko) | 더미리드와 히트싱크의 직접 전기적 연결 구조를 갖는 파워 패키지 | |
| JP2002124596A (ja) | 半導体装置およびその製造方法 | |
| JPH04297091A (ja) | 半田コートプリント回路基板とその製造方法 | |
| JP2506613Y2 (ja) | リ―ドの半田メッキ装置 |