JPH0388431A - 誤り訂正処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ＢＣＨ符号に１ビットのパリデイを付加し
た誤り訂正符号を用いた伝送データの誤り訂正処理をす
る誤り訂正処理回路に関する。

［従来の技術］ データ伝送の際、伝送路等で雑音等により謂りが生しる
ことがある。そこで、データ伝送の信頼性を向上させる
ために、送信側て情報ヒツトに検査ビットを付加して送
り、受信側でその検査ヒツトをもとに誤りビットを検知
して訂正する方式が採られている。

このような誤り訂正方式のなかで、Ｂ　ＣＨ符号にパリ
ティが付加された誤り訂正符号を用いる誤り訂正方式が
提案されている。

まず、ＢＣＨ符号を用いた誤り訂正方式について説明す
る。

符号ヒツト数をＮ、そのうちの情報ヒツト数をＫ、検査
ピット数をＣ＝　Ｎ　−Ｋとすると、送信データのヒツ
ト列は［ａＮ−１＋　　ａｓ−ｐ＋　　・・・ａＳ］の
Ｎビットとなり、このうち情報ヒツト列は［ａＮ−１＋
　　ａＮ−２＋　　・”　’＋　　ａＮ−Ｋ　］のＩく
ヒット、検査ビット列は［ａ　Ｎ”Ｋ−＋　＊　　ａ　
Ｎ−に−２＋　　’・ａＯ］のＣヒツトである。

ここで検査ビット列は、次のようにして決められる。

まず、情報ビット列に対応する多項式Ｉ　（Ｘ）を、＋
　（Ｘ）　”　ａｓ−＋　Ｘ’−’　＋　ａＮ−２ＸＮ
−２＋◆◆・＋ａＮ−ＫｘＮ″Ｋ　・◆・（１）と考え
る。この（１）式を次数Ｃの生成多項式Ｇ　（Ｘ）で割
った余りである剰余多項式をＲ（Ｘ）とすると、Ｒ（Ｘ
）　”　ｂｃ−＋　ＸＣ−’　＋　ｂｃ−２ＸＣ−２＋
・・・＋ｂｅ　　　　　　・・・（２）となり、この（
２）式に対応するビット列を検査ヒツト列とする。つま
り、 ［ａＮ−に−１＋　　ａＮ−に−２＋　　’　”　＠Ｔ
　　ａ９　］＝［ｂｃ−１，ｂｃ−２，・・・、ｂｏ］
となる。

そのため、送信データのビット列に対応する多項式Ａ　
（Ｘ）は、 Ａ（Ｘ）＝ａＮ−＋　ＸＮ−’＋＆Ｎ−２ＸＮ−２＋　
・・・＋ａｓ＝　Ｉ（Ｘ）　＋Ｒ（Ｘ）　　　　　　　
　・・・（３）となり、（３）式は、生成多項式Ｇ　（
Ｘ）で割り切れることになる。

したがって、受信側では、受信データ［ＶＮＶＮ−２＋
　　・・・、Ｖ９］に対応する多項式を生成多項式Ｇ　
（Ｘ）で割ったときの剰余多項式であるシンドローム多
項式Ｓ　（Ｘ）を求める。そして、Ｓ（α）＝０（αは
Ｇ（×）の根）であれば誤りなし、Ｓ（α）≠０てあれ
ば誤りありと判定することができる。

そして、ＢＣＨ符号では、Ｓ（α）≠０、すなわち誤り
ありと判定されるときには、シンドローム多項式Ｓ　（
Ｘ）に対応するビット列であるシンドロームパターン［
５Ｃ−１，３’Ｃ−２，・・＋、Ｓｏ］は、それぞれの
誤り訂正符号の訂正可能ヒツト数内での誤りパターンに
、生成多項式Ｇ　（Ｘ）によって対応づけられているの
で、その該リパターンに該当する受信データのヒツトを
反転させることによって誤りを訂正できる。

第２図の■は、Ｎ−１５、Ｋ＝５て鋏り訂正可能ビット
数３ビットのＢＣＨ（１５，５）符号のシンドロームパ
ターン［Ｓ９．Ｓ８＋　　・・・、ＳＯ］と誤りパター
ン［ｅ　１１　２１３１　　・・・＋　　ｅｅｌの対応
表である。

このようにＢＣＨ符号では、発生する誤りが、それぞれ
の誤り訂正符号の訂正可能ビット数内の誤りのみであれ
ば、求まったシンドロームパターンと誤りパターンは１
対１に対応づけられるが、訂正可能ビット数以上の誤り
が発生する可能性がある場合は、１つのシンドロームパ
ターンに対応する誤りパターンが１つとは限らない。

したがって、訂正可能ビット数以上の誤りが発生する可
能性がある場合に、訂正可能ビット数内のみが発生する
場合と同様に誤り訂正を行うと、誤訂正をしてしまう可
能性がある。

このような誤訂正の確率を小さくする簡単な方法として
、上述したＢＣＨ符号に１ビットのパリティを付加する
方法が提案されている。例えば、偶数パリティとして、 ａＮ−１＋ａ＋ｉ−２＋　・＊　＊　十ａｏ　＋ｐ＝０
となる１ビットのパリティｐが付加される。

受信側では、受信データ［ＶＮ−ＩＩ　　ＶＮ−２１◆
・　ｖｏ、　ｑ］のうち、ＶＮ’−１〜ＶＯのデータの
シンドロームを求め、それに対応した誤りパターンに当
たる受信データのビットを訂正し、その訂正データと受
信データのパリティｑのパリティチエツクを行なう。そ
して、その結果Ｐが、Ｐ＝「０」であれば正しく訂正で
きたと判断され、方、Ｐ＝　ｒｌＪであれば誤訂正であ
った、つまり訂正不可能な誤りであったと判断される。

したがって、ＢＣＨ符号のみの場合より、誤訂正の確率
を小さくできる。

このようにＢＣＨ符号に１ビットのパリティを付加した
誤り訂正符号を使った誤り訂正処理回路は、従来、例え
ば第３図に示すように構成されている。

すなわち、受信データのシンドロームを計算するシンド
ローム計算回路３１と、シリアルデータで人力される受
信データをパラレルデータてラッチしておく　Ｓ／Ｐレ
ジスタ３２と、ジントロ−１１計算回路３１で求められ
たＣビットのシントロームパターン［ＳＣ１，５Ｃ−２
，・・＊、Ｓｃコをアドレス［ＡＣ−１，ＡＣ−２，・
・＊、Ａｓ　］として人力し、これに対応するＮビット
の誤りパターン［ｅＮＩ　、ｅＮ−２＋　　”　”　’
、ｅ９コを出力するＲＯＭ等を用いた誤りパターンテー
ブル３３と、誤った受信データを訂正するために、誤り
パターンテーブル３３より出力されるＮヒツトの誤りパ
ターン［ｅＮ−＋　！　　ｅＮ−２＋　　”　”　”Ｈ
ｅ９］に対応したビットを反転するためのＮ個のエクス
クル−シブオア回路で構成される演算回路３４、および
演算回路３４からの受信データの訂正データと受信デー
タのパリティｑのパリティチエツクを行なうＮ＋１ビッ
ト人力のエクスクル−シブオア回路３５とから構成され
る。

そして、演算回路３４からは情報ビットの訂正データ［
Ｗｘ−１＋　　ＷＫ−２＋　　・・・、ｗｅ］が出力さ
れ、エクスクル−シブオア回路３５からは誤訂正検知デ
ータＥｃが出力される。さらに、シンドロームパターン
［５Ｃ−１，５Ｃ−２，・・＊、Ｓｏｌ］が誤り訂正可
能ビット数内の誤りパターン［ｅＮｅ　Ｎ−２＋　　・
・・、ｅｅ］に対応するものてないときは（第２図にお
いて、誤りパターン［×。

×、　・・・、×］の部分を参照）、誤りパターンテー
ブル３３より訂正不可能であることを示す訂正不可能検
知データＥｕが出力される。

［発明が解決しようとする課題］ ここで、受信データのＮビットのうち、必要な情報ビッ
トはにビットだけであるが、第３図例の誤り訂正処理回
路によれば、誤訂正検知データＥＣを出力するために、
Ｎビットの受信データの全てに対する訂正データを求め
なければならない。

そのため、誤りパターンテーブル３３にＲＯＭ等を使用
する場合、シンドロームパターン［Ｓｃ１．５Ｃ−２１
・・・、Ｓ８］をアドレス人力とし、データ出力を誤り
パターン［ｅＮ−１＋　　ｅＮ−２＋・・　ｅｅコとす
ると、データビット幅が大きくなり、いくつものＲＯＭ
にデータビットを分けなくてはならないという問題があ
った。

また、Ｓ／Ｐレジスタ３２のシフト段数、演算回路３４
を構成するエクスクル−シブオア回路の個数が多くなっ
て回路規模が大きくコスト高となるという問題があった
。

このような問題は、訂正可能ビット数が大きくなる程顕
著となる。すなわち、情報ビット数Ｋが変わらないとす
ると、訂正可能ビット数が大きくなる程、情報として不
必要な検査ビット数Ｃが大きくなり、全体の符号ビット
数Ｎが大きくなるからである。

そこで、この発明では、受信データのうち情報ビットの
訂正データのみを求めるようにして、上述の問題を回避
するものである。

［課題を解決するための手段］ この発明は、ＢＣＨ符号に１ビットのパリティを付加し
た誤り訂正符号を用いた伝送データのシンドロームを計
算するシンドローム計算手段と、このシンｉ・ローム計
算手段で計算されたシンドロームに対する誤りパターン
と誤りパターンのパリティを発生する発生手段と、この
発生手段で発生された誤りパターンに対応するデータ訂
正を行なう演算手段と、伝送データのパリティと誤りパ
タ− −ンのパリティの一致を検出するパリティ検査手段とを
有することを特徴とするものである。

［作　用コ 上述構成（第１図に示す）においては、パリティ検査手
段１４で伝送データのパリティと誤りパターンのパリテ
ィの一致を検出することにより該訂正が検知される。

そのため、演算手段１５では、伝送データの情報ビット
に対応する訂正データのみを求めればよく、発生手段１
３からは受信データのうち情報ヒツトの誤りパターンの
みが出力される。

これにより、発生手段１３の出力データのヒツト幅を小
さくし得ると共に、演算手段１５等の回路規模を小さく
し得る。

［実　施　例］ 以下、第１図を参照しながら、この発明の一実施例につ
いて説明する。

本例においては、シン１ζロームパターンに対する訂正
可能なヒツト数内の誤りパターンと、その誤りパターン
のパリティを求めておく。もし、発０− 生した誤りが訂正可能なビット数内の誤りであったなら
、誤りを含んだ受信データのパリティと予め求めておい
た誤りパターンのパリティとが一致するはずである。し
たがって、一致しなかったら訂正可能ヒツト数以上の誤
りがあったことになる。

第１図において、シンドローム計算回路１１には、シリ
アル受信データが供給されると共に、この受信データに
同期したクロックＣＫが供給され、受信データのシンド
ロームが計算される。

また、このシンドローム計算回路１１て計算されたシン
ドロームパターン［５Ｃ−ＩＴ　　５Ｃ−２１・・　Ｓ
ｅ３は、例えばＲＯＭで構成される誤りパターンテーブ
ル１３にアドレス［Ａｃ−＋、　　Ａｃ２、　・・・、
Ａｅ］として供給される。

ここで、各シンドロームパターン［Ｓｃ−＋、　　５ｃ
−２，・・・、ＳＬ＋］に対する訂正可能ビット数内の
誤りパターン［ｅＮ−１＋　　ｅＮ−２＋　　”　”　
＊、　　ｅｅ］、その誤りパターンの１ビットのパリテ
ィＥｐが予め求められ、誤りパターンテーブル１３には
、出力データとして、情報ビットの誤りパター１ ン［ｅＮ’−＋・　ｅ　Ｎ−２＋　　・・・・　ｅｘ−
に］・　謂リすマターン［ｅＮ−１１２Ｎ−２，”　”
　’＋　　ｅｏ　］のパリティＥＴ＋が格納される。

また、誤りパターンテーブル１３には、出力データとし
て、訂正不可能検知データＥｕが格納される。この訂正
不可能検知データＥｕは、シンドロームパターン［５Ｃ
−１，５Ｃ−２，・・・、Ｓ［ｌコが誤り訂正可能ヒツ
ト数内の誤りパターン［ｅＮｅＮ−２＋　　・・・、ｅ
［＋］に対応するものではなく（第２図において、誤り
パターン［Ｘ、　　Ｘ。

・・・、×］の部分を参照）、誤り訂正が不可能な場合
には、訂正が不可能であることを示すデータである。こ
の訂正不可能検知データＥｕは、例えば訂正が可能な場
合には「０」となり、訂正不可能な場合には「１」とな
る。

上述したようにシンドローム計算回路１１よりシンドロ
ームパターン［Ｓｃ−＋＋　　５ｃ−２＋　　・・・Ｓ
９］が供給されると、この誤りパターンテーブル１３か
らは、そのシンドロームパターンに対応する情報ヒツト
の誤りパターン［ｅ　Ｎｌ　＋　　ｅ　Ｎ−’２　＋１
２ ’　”　”＊　　ｅＮ−Ｋ］、誤りパターンＣｅＮ−１
，ｅＮ２、・・・、ｅｅ］のパリティＥｌｌおよび訂正
不可能検知データＥｕが出力される。

この誤りパターンテーブルト３より出力される情報ビッ
トの誤すパターン［ｅＮ−１＋　　ｅｓ−２＋・・　ｅ
Ｎ−Ｋ］は、誤った情報ビットを訂正するための演算回
路１５を構成するに個のエクスクル−シブオア回路に供
給される。

また、Ｓ／Ｐレジスタ１２には、シリアル受信データが
供給されると共に、この受信データに同期したクロック
が供給され、受信データの情報ビット部分［ｖＮ−＋　
１　　ＶＮ−２＋　　”　’　”１　　ＶＮ−Ｋ　］が
パラレルデータでラッチされる。

Ｓ／Ｐレジスタ１２より出力される受信データの情報ビ
ット部分［ＶＮＩｔ　　ＶＮ−２１’　”　”＋　　Ｖ
Ｎ−Ｋ　］は、演算回路１５を構成するに個のエクスク
ル−シブオア回路に供給される。そして、情報ヒツトの
誤りパターン［ｅＮ−Ｉｔ　　ｅＮ−２＋　　・・・ｅ
Ｎ−ｘ］によって受信データの情報ビット部分［ｖｓ−
＋　ｌ　　ＶＮ−２１”　”　”、ＶＮ−Ｋ　］の誤っ
たピッ１３− トが反転されて訂正され、この演算回路１５からは情報
ビットの訂正データ［Ｗに−１，Ｖｉ’に−２＋・・　
ｗｅ］が出力される。

また、シリアル受信データは誤訂正検知回路１４を構成
するエクスクル−シブオア回路１４　ａに供給され、こ
のエクスクル−シブオア回路１４ａの出力信号はＤフリ
ップフロップ１４．　ｂのＤ端子に供給される。また、
受信データの各ヒツトに同其月したクロ・ツクがＤフリ
・ツブフロ・ンフ゛１４　ｂに供給され、このＤフリッ
プフロップ１４ｂのＱ端子に得られる出力データはエク
スクル−シブオア回路１４ａに供給されると共にエクス
クル−シブオア回路１４ｃに供給される。

エクスクル−シブオア回路１４ｃには、誤りパターンテ
ーブル１３より出力される誤りパターンのパリティＥ　
ｐが供給される。そして、このエクスクル−シブオア回
路１４．　ｃより誤訂正検知データＥｃが出力される。

上述したように、発生した誤りが訂正可能なヒツト数内
の誤りである場合には、誤りを含んだ受１４− 信データのパリティと誤りパターンのパリティＥｐは一
致する。したがって、発生した誤りが訂正可能なヒツト
数内であり演算回路１５て情報ビットが正しく訂正され
るときには、誤訂正検知データＥｃとしてｒＱＪが出力
され、一方、発生した誤りが訂正可能なビット数内でな
く演算回路１５で情報ビットが正しく訂正されないとき
には、誤訂正検知データＥｃとして「１」が出力される
。

本例の誤り訂正処理回路は以上のように構成される。

次に、具体例として、３ヒツトまでの誤り訂正が可能で
、生成多項式Ｇ（Ｘ）＝Ｘ”’＋ｘ８　＋Ｘ５＋Ｘ’　
十Ｘ２　＋Ｘ＋１（７）ＢＣＨ（１５，５）符号に偶数
パリティを付加した符号を用いた場合を考える。この場
合、全符号ヒツト長１６ヒツト、Ｎ：１５、Ｋ　＝　５
である。

第２図の■は、ＢＣＨ（１５，５）符号の生成多項式ｃ
（Ｘ）＝Ｘ”＋Ｘ８＋Ｘ５＋Ｘ’　＋ｘ２＋Ｘ＋１によ
って対応づけられるシンドロームパターン［Ｓ９．Ｓｅ
、　　＊＋＋、Ｓｏ］と訂正可能ビ５ ット数内の誤りパターン［ｅ　１４＋　　２１３１　　
・・・ｅｏ］のテーブルである。そして、アドレス［Ａ
９＋Ａ８＋　　・・・、Ａｅコにシンドロームパターン
［Ｓ９．Ｓ１１．　　・・・、Ｓｅコが対応し、出力デ
ータ［Ｄ４．Ｄ３．　　・・・＋Ｄｅコに誤りパターン
の情報ヒツト部分［ｅ　１４＋　　６１３＋　　・・・
、　ｅ、］が刻応し、出力データＤ５にｌｌｊｌパリー
ン［ｅ　１４＋　　２１３１　　”　”　”１　　ｅ　
ｅコのパリティＥｐか対応し、出力データＤ６に訂正不
可能検知データＥＵが対応するように、誤りパターンテ
ーブル１３を構成するＲＯＭにデータが設定される。

以下、情報ピッｌ−［００１０１］を送信する場合を例
にとって説明する。送信データは、この５ビットの情報
ビットと、この情報ヒツトを生成多項式Ｇ　（Ｘ）で割
ったときの剰余である１０ビットの検査ヒラｌ−［００
１１０１１１００］と、以上の合計１５ビットに対する
１ビットの偶数パリティを付加した全長１６ビツＩ・の
符号［００１０１００１１０１１１００１］となる。

まず、この送信データの伝送中に、誤り訂正可１６− 能ヒツト数内のビット数の誤りで、誤りパターン［１１
１０００００００００００００１（ｒｌＪが立っている
ヒツトが誤りビットを示す）の誤りが生し、受信データ
；／＋１１１００１００１１０１１１００１コとなると
きの動作を説明する。

最初にシンドローム計算回路１１、Ｓ／Ｐレジスタ１２
、誤訂正検知回路１４がリセットされる。

リセット後、クロックのタイミングでシリアル受信デー
タがシンドローム計算回路１１に入力され、１５クロツ
ク目でシンドロームパターン［Ｓｅ、、Ｓｓ、　　・・
ａ、Ｓｏｌ　＝　［００１０１００１１０］が求まり、
このシンドロームパターンが誤りパターンテーブル１３
にアドレス［Ａ９．’　Ａ８’。

◆・・、Ａ８］として人力される。誤りパターンテーブ
ル１３からは、予め設定されている第２図の■のテーブ
ル値より、情報ビットの誤りパターン［ｅ＋ａ＋　　ｅ
１３．　１６　ｅ、　　ｅ＋＋！］　”　［１１１００
］と、誤りパターンのパリティＥｐ＝［１］と、訂正不
可能検知データＥｕ　＝　［：０］が出力される。

また、これと同時に、リセット後、クロックの７− タイミングでシリアル受信データはＳ／Ｐレジスタ１２
に入力され、５クロツク目で受信データの情報ビットに
対応するデータ［Ｖ　＋ａ、　　Ｖ　Ｈｌ　　・・ＶＩ
Ｇ］　＝　［１１００１］がラッチされる。このデータ
と誤りパターンテーブル１３より出力される誤りパター
ン［Ｅ’＋ａ＋　　ｅ＋３＋　　＠　＊　＊、　　ｅｇ
ｏ］＝　［１１１００１とが演算回路１５の５個のエク
スクル−シブオア回路に供給されて誤りが訂正され、訂
正データ［Ｗ　ｓ　、　　Ｗ　４　、　　・・・、ｗ２
］［００１０１１が得られる。

また、これらと同時に、リセット後、クロックのタイミ
ングでシリアル受信データは誤訂正検知回路１４に人力
され、１６クロツク目で求まった受信データのパリティ
［１］と、誤りパターンテーブル１３より出力される誤
りパターンのパリティＥｐ＝［１］がエクスクル−シブ
オア回路１４Ｃに供給されて一致が検出される。そして
、誤訂正検知データＥｃとしてｒＯＪが出力される。こ
れにより、誤り訂正が正しく行なわれたことが検知され
る。

１８− 次に、送信データの伝送中に、誤り訂正可能ビット数よ
り多いビット数の誤りで、誤りパターン［００００００
０１０１００１１００１の誤りが生じ、受信データが［
００１０１０００１１１１０１０１］となるときの動作
を説明する。

最初にシンドローム計算回路１１、Ｓ／Ｐレジスタ１２
、誤訂正検知回路１４がリセットされる。

リセット後、クロックのタイミングでシリアル受信デー
タがシンドローム計算回路１１．Ｓ／Ｐレジスタ１２お
よび誤訂正検知回路１４に人力される。

シンドローム計算回路１１では、リセット後１５クロッ
ク目でシンドロームパターン［Ｓ９．Ｓ８＋　　　　’
　　”　　”＋　　　Ｓｌｌ　　コ　＝　　［００１０
１００１１０］′が求まり、このシンドロームパターン
が誤りパターンテーブル１３にアドレス［Ａ９＋Ａ８＋
　　・・ＡＩＩ］として入力される。誤りパターンテー
ブル１３からは、予め設定されている第２図の■のテー
ブル値より、情報ビットの誤りパターン［ｅＩＡ、　　
　ｅ１３＋　　　６　６　　＊、　　　ｅ＋ｅｌ　　＝
　　［１１１００］　　と、１９− 誤りパターンのパリティＥｐ＝［１］と、訂正不可能検
知データＥｕ　＝　［０］が出力される。

また、Ｓ／Ｐレジスタ１２ては、リセット後５クロック
目で受信データの情報ヒツトに対応するデータ［Ｖ１４
＋　　ＶＩ３＋　　”　”　”＊　　ＶＩｌｌコー［０
０１０１］がラッチされる。このデータと誤りパターン
テーブル１３より出力される誤りパターン［ｅ＋４＋　
　ｅ１３＋　　”　”　”１　　ｅ１９コ＝　［１１１
００］とが演算回路１５の５個のエクスクル−シブオア
回路に供給されて誤りが訂正され、訂正データ［Ｗ５゜
Ｗａ、　　・・・、Ｗｅ　］　＝　［１１００１Ｆが得
られる。

しかし、誤訂正検知回路１４ては、リセット後、１６ク
ロツク目で求まった受信データのパリティ［０］と、誤
りパターンテーブル１３より出力される誤りパターンの
パリティＥｐ＝［１コがエクスクル−シブオア回路１４
ｃに供給され、該訂正検知データＥｃとして「１」が出
力される。これにより、誤り訂正が誤訂正であることが
検知される。

０− このように本例においては、誤訂正検知回路１４で、受
信データのパリティと誤りパターンテーブル１３より出
力される誤りパターンのパリティＥ１１の一致が検出さ
れることにより誤訂正検知データＥｃが得られる。

そのため、誤りパターンテーブル１３より情報ヒツトの
誤りパターン［ｅ　Ｎｌ　＋　　ｅ　Ｎ−２＋　　・・
・ｅｎ−に］のみが出力され、演算回路１５ては受信デ
ータの情報ビットに対応する訂正データ［ＷＫ＋１ＷＫ
−２１・・・、Ｗｏ］のみを求めることで足りる。

したがって本例によれば、例えば誤りパターンテーブル
３３にＲＯＭ等を使用する場合、従来よりも出力データ
のピット幅を小さくすることができ、いくつものＲＯＭ
にデータビットを分けなくてはならないという問題を軽
減することができる。

また、Ｓ／Ｐレジスタ１２のシフト段数、演算回路１５
を構成するエクスクル−シブオア回路の個数を少なくで
きるので、回路規模を小さくてき、コストを低減するこ
とができる。

１ ［発明の効果コ 以上説明したように、この発明によれば、パリティ検査
手段で伝送データのパリティと誤りパターンのパリティ
の一致を検出することにより誤訂正が検知されるように
したので、受信データの情報ビットに対応する訂正デー
タのみを求めればよく、回路構成を簡単にできると共に
、回路規模を小さくでき、コストの低減化を図ることが
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図は誤
りパターンテーブルの説明のための図、第３図は従来例
の構成図である。 １１・・・シンドローム計算回路 １２・・・Ｓ／Ｐレジスタ １３・・・誤りパターンテーブル １４・・・誤訂正検知回路 １５・・・演算回路

Claims (1)

【特許請求の範囲】
1. （１）ＢＣＨ符号に１ビットのパリテイを付加した誤り
   訂正符号を用いた伝送データのシンドロームを計算する
   シンドローム計算手段と、 このシンドローム計算手段で計算されたシンドロームに
   対する誤りパターンと誤りパターンのパリテイを発生す
   る発生手段と、 この発生手段で発生された誤りパターンに対応するデー
   タ訂正を行なう演算手段と、 上記伝送データのパリテイと上記発生手段で発生される
   誤りパターンのパリテイの一致を検出するパリテイ検査
   手段とを有することを特徴とする誤り訂正処理回路。