JPH039232Y2 - - Google Patents
Info
- Publication number
- JPH039232Y2 JPH039232Y2 JP6106983U JP6106983U JPH039232Y2 JP H039232 Y2 JPH039232 Y2 JP H039232Y2 JP 6106983 U JP6106983 U JP 6106983U JP 6106983 U JP6106983 U JP 6106983U JP H039232 Y2 JPH039232 Y2 JP H039232Y2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- turned
- transistor
- coil
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 10
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 3
- 101150105073 SCR1 gene Proteins 0.000 description 3
- 101100134054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NTG1 gene Proteins 0.000 description 3
- 101000668165 Homo sapiens RNA-binding motif, single-stranded-interacting protein 1 Proteins 0.000 description 2
- 102100039692 RNA-binding motif, single-stranded-interacting protein 1 Human genes 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Relay Circuits (AREA)
Description
【考案の詳細な説明】
(イ) 考案の分野
本考案はオフデイレータイマ回路に関する。
(ロ) 従来技術とその問題点
従来、オンされていた電源をオフしたのち設定
された一定時間のタイマ動作を得るようにしたオ
フデイレータイマ回路で、電源電圧が徐昇する場
合あるいは徐降する場合にはキープリレーのセツ
トコイル、リセツトコイルの動作点がばらつき、
セツト、リセツトの不良が発生する欠点を有して
いた。
された一定時間のタイマ動作を得るようにしたオ
フデイレータイマ回路で、電源電圧が徐昇する場
合あるいは徐降する場合にはキープリレーのセツ
トコイル、リセツトコイルの動作点がばらつき、
セツト、リセツトの不良が発生する欠点を有して
いた。
(ハ) 考案の目的
そこで、本考案の目的は、電源電圧が徐昇、徐
降した場合であつても確実にセツトコイル、リセ
ツトコイルのセツト、リセツトを行うことがで
き、小形で安価なオフデイレータイマ回路を提供
することにある。
降した場合であつても確実にセツトコイル、リセ
ツトコイルのセツト、リセツトを行うことがで
き、小形で安価なオフデイレータイマ回路を提供
することにある。
(ニ) 考案の構成と効果
以上の目的を達成するため、本考案に係るオフ
デイレータイマ回路は、キープリレーのセツトコ
イルに第１サイリスタを直列に接続するととも
に、このセツトコイルと第１サイリスタとにトラ
ンジスタを並列に接続し、トランジスタのコレク
タを第１サイリスタのゲートに接続する一方、前
記キープリレーのリセツトコイルに第２サイリス
タを直列に接続するとともに、前記トランジスタ
のコレクタと第１サイリスタのゲートをダイオー
ドを介して第２サイリスタのアノードに接続し、
第２サイリスタのゲートにタイムアツプ信号の出
力を接続したことを特徴とする。
デイレータイマ回路は、キープリレーのセツトコ
イルに第１サイリスタを直列に接続するととも
に、このセツトコイルと第１サイリスタとにトラ
ンジスタを並列に接続し、トランジスタのコレク
タを第１サイリスタのゲートに接続する一方、前
記キープリレーのリセツトコイルに第２サイリス
タを直列に接続するとともに、前記トランジスタ
のコレクタと第１サイリスタのゲートをダイオー
ドを介して第２サイリスタのアノードに接続し、
第２サイリスタのゲートにタイムアツプ信号の出
力を接続したことを特徴とする。
従つて、電源オン時に印加電圧が徐昇しても必
ず第１サイリスタがオンし、このオン信号にてセ
ツトコイルが確実にセツトされることになる。ま
た、電源オフ時に電圧が徐降してもタイムアツプ
信号にて第２サイリスタをオンさせてリセツトコ
イルを確実にリセツトでき、同時に第１サイリス
タがオフするために残留電圧があつてもセツトコ
イルが再度セツトされることはない。さらに、前
記キープリレーのリレー接点は1c接点構成でよく
リレー自体の消費電力を減少でき、小形、ローコ
ストのタイマ回路とすることができる。
ず第１サイリスタがオンし、このオン信号にてセ
ツトコイルが確実にセツトされることになる。ま
た、電源オフ時に電圧が徐降してもタイムアツプ
信号にて第２サイリスタをオンさせてリセツトコ
イルを確実にリセツトでき、同時に第１サイリス
タがオフするために残留電圧があつてもセツトコ
イルが再度セツトされることはない。さらに、前
記キープリレーのリレー接点は1c接点構成でよく
リレー自体の消費電力を減少でき、小形、ローコ
ストのタイマ回路とすることができる。
(ホ) 実施例の説明
第１図は本考案に係るオフデイレータイマ回路
の一実施例を示す回路図で、概略、整流回路
と、電圧検出回路と、セツト回路と、リセツ
ト回路と、タイマ回路とから構成されてい
る。
の一実施例を示す回路図で、概略、整流回路
と、電圧検出回路と、セツト回路と、リセツ
ト回路と、タイマ回路とから構成されてい
る。
整流回路は電源端子A1，A2から印加される
交流を整流するためのもので、安定化素子とダイ
オードを組合せた周知の構成からなる。
交流を整流するためのもので、安定化素子とダイ
オードを組合せた周知の構成からなる。
電源検出回路は抵抗R5、ツエナダイオード
ZD2、抵抗R14をＡ点からラインＬに直列に接続
するとともに抵抗R14とコンデンサC3を並列に接
続したものである。
ZD2、抵抗R14をＡ点からラインＬに直列に接続
するとともに抵抗R14とコンデンサC3を並列に接
続したものである。
セツト回路はトランジスタTr1、キープリレ
ーのセツトコイルXs、第１サイリスタSCR1から
なり、トランジスタTr1のベースはＢ点に接続さ
れ、コレクタはＡ点に抵抗R1、発光ダイオード
LED、ダイオードD7を介して接続され、エミツ
タはラインＬに接続されている。セツトコイル
Xsの一端はＡ点に接続されるとともに抵抗R2を
介して第１サイリスタSCR1のアノードに接続さ
れている。第１サイリスタSCR1のカソードはラ
インＬに接続され、ゲートは抵抗R15，R16間の
Ｄ点に接続され、抵抗R15は前記抵抗R1を介して
Ａ点に接続され、抵抗R16はラインＬに接続され
ている。
ーのセツトコイルXs、第１サイリスタSCR1から
なり、トランジスタTr1のベースはＢ点に接続さ
れ、コレクタはＡ点に抵抗R1、発光ダイオード
LED、ダイオードD7を介して接続され、エミツ
タはラインＬに接続されている。セツトコイル
Xsの一端はＡ点に接続されるとともに抵抗R2を
介して第１サイリスタSCR1のアノードに接続さ
れている。第１サイリスタSCR1のカソードはラ
インＬに接続され、ゲートは抵抗R15，R16間の
Ｄ点に接続され、抵抗R15は前記抵抗R1を介して
Ａ点に接続され、抵抗R16はラインＬに接続され
ている。
リセツト回路は前記キープリレーのリセツト
コイルXR、第２サイリスタSCR2、コンデンサ
C2，C4からなり、リセツトコイルXRの一端はダ
イオードD4、抵抗R3を介して前記セツトコイル
Xsの他端に接続されるとともにコンデンサC2を
介してラインＬに接続され、他端は抵抗R4、ツ
エナダイオードZD3を介して第２サイリスタ
SCR2のアノードに接続されている。第２サイリ
スタSCR2のカソードはラインＬに接続され、ゲ
ートは並列にコンデンサC4、抵抗R13を介してラ
インＬに接続されている。また、第２サイリスタ
SCR2のアノードはダイオードD3、抵抗R1を介し
てＡ点に接続されている。
コイルXR、第２サイリスタSCR2、コンデンサ
C2，C4からなり、リセツトコイルXRの一端はダ
イオードD4、抵抗R3を介して前記セツトコイル
Xsの他端に接続されるとともにコンデンサC2を
介してラインＬに接続され、他端は抵抗R4、ツ
エナダイオードZD3を介して第２サイリスタ
SCR2のアノードに接続されている。第２サイリ
スタSCR2のカソードはラインＬに接続され、ゲ
ートは並列にコンデンサC4、抵抗R13を介してラ
インＬに接続されている。また、第２サイリスタ
SCR2のアノードはダイオードD3、抵抗R1を介し
てＡ点に接続されている。
タイマ回路はプログラマブルユニジヤンクシ
ヨントランジスタPUT、可変抵抗RT、時限用コ
ンデンサCT、コンデンサC1等からなる周知のも
ので、プログラマブルユニジヤンクシヨントラン
ジスタPUTの出力は抵抗R11を介して第２サイリ
スタSCR2のゲートに接続されている。また、Ｋ
点はダイオードD8、抵抗R12を介して前記トラン
ジスタTr1のコレクタに接続されている。
ヨントランジスタPUT、可変抵抗RT、時限用コ
ンデンサCT、コンデンサC1等からなる周知のも
ので、プログラマブルユニジヤンクシヨントラン
ジスタPUTの出力は抵抗R11を介して第２サイリ
スタSCR2のゲートに接続されている。また、Ｋ
点はダイオードD8、抵抗R12を介して前記トラン
ジスタTr1のコレクタに接続されている。
次に、以上の構成からなるオフデイレータイマ
回路の動作について説明する。
回路の動作について説明する。
まず、第２図に示すように、電源がオンされて
Ｂ点の電圧が徐昇する場合について説明すると、
コンデンサC3の充電に応じてＢ点の電圧が徐昇
し、一定電圧に達するとトランジスタTr1がオン
する。一方、Ｄ点の電圧が徐昇してトランジスタ
Tr1がオンする手前の一定電圧に達すると第１サ
イリスタSCR1がオンすると同時にセツトコイル
Xsに電流が流れてセツトコイルXsがセツトされ
る。トランジスタTr1がオンすると、発光ダイオ
ード（LED）が点灯するとともに第１サイリス
タSCR1がオフし、セツトコイルXsへの給電が断
たれるが、セツトコイルXsはキープされている。
Ｂ点の電圧が徐昇する場合について説明すると、
コンデンサC3の充電に応じてＢ点の電圧が徐昇
し、一定電圧に達するとトランジスタTr1がオン
する。一方、Ｄ点の電圧が徐昇してトランジスタ
Tr1がオンする手前の一定電圧に達すると第１サ
イリスタSCR1がオンすると同時にセツトコイル
Xsに電流が流れてセツトコイルXsがセツトされ
る。トランジスタTr1がオンすると、発光ダイオ
ード（LED）が点灯するとともに第１サイリス
タSCR1がオフし、セツトコイルXsへの給電が断
たれるが、セツトコイルXsはキープされている。
一方、第３図に示すように、電源がオフされて
Ｂ点の電圧が徐降する場合、トランジスタTr1の
オフとともにタイマ動作が開始され、時限用コン
デンサCTがコンデンサC1の放電にて充電され、
Ｋ点の電圧が上昇する。
Ｂ点の電圧が徐降する場合、トランジスタTr1の
オフとともにタイマ動作が開始され、時限用コン
デンサCTがコンデンサC1の放電にて充電され、
Ｋ点の電圧が上昇する。
同時に第１サイリスタSCR1がオンする。Ｋ点
の電圧が一定値に達すると、プログラマブルユニ
ジヤンクシヨントランジスタPUTがオンし、第
２サイリスタSCR2がオンするとともにコンデン
サC2の放電にてリセツトコイルXRに電流が流れ
てリセツトコイルXRがリセツトされ、タイムア
ツプする。同時に、第１サイリスタSCR1はゲー
ト電圧の低下によつてオフする。
の電圧が一定値に達すると、プログラマブルユニ
ジヤンクシヨントランジスタPUTがオンし、第
２サイリスタSCR2がオンするとともにコンデン
サC2の放電にてリセツトコイルXRに電流が流れ
てリセツトコイルXRがリセツトされ、タイムア
ツプする。同時に、第１サイリスタSCR1はゲー
ト電圧の低下によつてオフする。
即ち、電源をオンした場合にあつては電圧が徐
昇しても必ず第１サイリスタSCR1がオンする領
域が存在するので、このオン信号がキープリレー
のワンパルス入力として与えられ、セツトコイル
Xsが確実にセツトされるのである。また、電源
をオフした場合電圧が徐降しても、トランジスタ
Tr1のオフにて必ずタイマ動作を開始し、タイム
アツプ信号にて第２サイリスタSCR2をオンさせ
てリセツトコイルXRをリセツトでき、しかもそ
のとき第２サイリスタSCR2のオンと同時に第１
サイリスタSCR1がオフするため、たとえ残留電
圧があつてもセツトコイルXsが再度セツトされ
ることはない。さらに、コイルXs，XRのリレー
接点は1C接点構成でもよく、リレー自体の消費
電力を減少できるばかりか小形、ローコストのタ
イマ回路とすることができる。
昇しても必ず第１サイリスタSCR1がオンする領
域が存在するので、このオン信号がキープリレー
のワンパルス入力として与えられ、セツトコイル
Xsが確実にセツトされるのである。また、電源
をオフした場合電圧が徐降しても、トランジスタ
Tr1のオフにて必ずタイマ動作を開始し、タイム
アツプ信号にて第２サイリスタSCR2をオンさせ
てリセツトコイルXRをリセツトでき、しかもそ
のとき第２サイリスタSCR2のオンと同時に第１
サイリスタSCR1がオフするため、たとえ残留電
圧があつてもセツトコイルXsが再度セツトされ
ることはない。さらに、コイルXs，XRのリレー
接点は1C接点構成でもよく、リレー自体の消費
電力を減少できるばかりか小形、ローコストのタ
イマ回路とすることができる。
図面は本考案に係るオフデイレータイマ回路の
一実施例を示し、第１図は回路図、第２図は電源
オン時のタイムチヤート、第３図は電源オフ時の
タイムチヤートである。 Xs……セツトコイル、XR……リセツトコイル、
SCR1……第１サイリスタ、SCR2……第２サイリ
スタ、Tr1……トランジスタ、PUT……プログラ
マブルユニジヤンクシヨントランジスタ、CT…
…時限用コンデンサ。
一実施例を示し、第１図は回路図、第２図は電源
オン時のタイムチヤート、第３図は電源オフ時の
タイムチヤートである。 Xs……セツトコイル、XR……リセツトコイル、
SCR1……第１サイリスタ、SCR2……第２サイリ
スタ、Tr1……トランジスタ、PUT……プログラ
マブルユニジヤンクシヨントランジスタ、CT…
…時限用コンデンサ。
Claims (1)
- キープリレーのセツトコイルに第１サイリスタ
を直列に接続するとともに、このセツトコイルと
第１サイリスタとにトランジスタを並列に接続
し、トランジスタのコレクタを第１サイリスタの
ゲートに接続する一方、前記キープリレーのリセ
ツトコイルに第２サイリスタを直列に接続すると
ともに、前記トランジスタのコレクタと第１サイ
リスタのゲートをダイオードを介して第２サイリ
スタのアノードに接続し、第２サイリスタのゲー
トにタイムアツプ出力を接続したことを特徴とす
るオフデイレータイマ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6106983U JPS59166334U (ja) | 1983-04-22 | 1983-04-22 | オフデイレ−タイマ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6106983U JPS59166334U (ja) | 1983-04-22 | 1983-04-22 | オフデイレ−タイマ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59166334U JPS59166334U (ja) | 1984-11-07 |
| JPH039232Y2 true JPH039232Y2 (ja) | 1991-03-07 |
Family
ID=30191288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6106983U Granted JPS59166334U (ja) | 1983-04-22 | 1983-04-22 | オフデイレ−タイマ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59166334U (ja) |
-
1983
- 1983-04-22 JP JP6106983U patent/JPS59166334U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59166334U (ja) | 1984-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH039232Y2 (ja) | ||
| US4477747A (en) | Lamp circuit for automobile | |
| US3846648A (en) | Solid-state timer switch providing ac power to a load for a predetermined time after a main source of power is removed | |
| JPH0519337A (ja) | 閃光発光装置 | |
| JPS6237439Y2 (ja) | ||
| JPS6215029B2 (ja) | ||
| JPS5816101Y2 (ja) | 遅延リレ−回路 | |
| JPH0326685Y2 (ja) | ||
| SU650219A1 (ru) | Блокинг-генератор | |
| JP2742813B2 (ja) | ２線式スイッチ装置及びその電源回路 | |
| JPS5832354Y2 (ja) | 遅延機能を有するリレ−駆動回路 | |
| JPH0270271A (ja) | 自励インバータの起動回路 | |
| JPH0215129Y2 (ja) | ||
| JPH0583944A (ja) | 電源装置 | |
| JPH021607Y2 (ja) | ||
| JPS607569Y2 (ja) | 放電式遅れスイッチ | |
| KR880001243B1 (ko) | 듀얼 타이마(dual-timer) | |
| KR800002151Y1 (ko) | 타임 스위치 | |
| KR910004020Y1 (ko) | 역상 릴레이 | |
| JPS5929406Y2 (ja) | 本質安全タイマ−回路 | |
| JPS5832352Y2 (ja) | トランスレス制御機器の出力回路 | |
| JPS61148282U (ja) | ||
| JPH07221621A (ja) | スイッチングデバイス | |
| JPH0364973B2 (ja) | ||
| JPH0614611B2 (ja) | ２線式検出スイッチ |