JPH039401A - 数値制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は工作機械等を制御する数値制御装置に係り、特
にリレー、スイッチ等の外部入出力信号をシリアル転送
で行う数値制御装置に関する。

〔従来の技術〕

数値制御装置と外部機械（工作機械又はロボット等）と
の間を結合するインターフェイスは、般に外部入出力（
ＤＩ／ＤＯ）の信号点数の増加により、シリアル・イン
ターフェイスが使用されている。特に、外部入力ＣＤＩ
）用のレシーバ回路は＋２４ＶコモンとＯＶコモンとの
２種類が用意されており、外部機械に応じて、いずれの
コモンも選択できるようになっている。従って、外部機
械の信号源（例えば接点等）の状態を読んだ場合に、そ
の論理の「１」とｒＯ」との関係がコモンの状態によっ
て反転してしまう。

そこで、従来の数値制御装置ではコモンの選択信号自体
も外部人力（ＤＩ）信号として入力し、数値制御装置側
で外部信号源の状態を判断していた。

〔発明が解決しようとする課題〕

しかし、従来技術の場合、コモンを切り換えた場合に、
数値制御装置内部では、そのコモンの状態信号をまず確
認する。その後、外部人力（ＤＩ）信号を読み、そのコ
モン状態信号に応じてその外部入力信号（ＤＩ）の反転
処理を行ったり、行わなかったりして、外部入力信号の
論理を統一していた。このことは、外部出力（ＤＯ）信
号の場合も同様に行われていた。従って、外部の入出力
信号源の数が増加するにともなって数値制御装置の負担
が大きくなり、数値制御装置の処理が複雑になり、論理
ミスが生じ易くなるという問題が生じていた。

本発明はこのような点に鑑みてなされたものであり、外
部入出力のコモンの状態に関係なく外部入出力源の状態
に応じた論理信号を出力することのできる入出力回路を
備えた数値制御装置を提供することを目的とする。

〔課題を解決するための手段〕

本発明では上記課題を解決するために、外部機械等に接
続された複数個のレシーバ回路及びドライバ回路を介し
て外部信号の入出力を制御する入出力部と、軸制御等を
行う数値制御部との間で前記外部信号をシリアルに転送
する数値制御装置において、前記レシーバ回路及びドラ
イバ回路のそれぞれのコモン状態に応じて前記シリアル
転送時の前記外部信号の極性を制御する手段を設けたこ
とを特徴とする数値制御装置が、提供される。

〔作用〕

入出力部と数値制御部との間の信号転送はシリアル・イ
ンターフェイスを介してシリアル転送で行われているの
で、シリアル信号の極性をコモン状態に応じて制御、即
ちその極性を反転及び非反転してやれば、外部に接続さ
れた機械の信号源の状態がそのコモン状態とは無関係に
一定の関係となる。従って、数値制御部ではコモン状態
とは無関係に機械側の信号源の状態を判断することが可
能となる。

〔実施例〕

以下、本発明の一実施例を図面に基づいて説明する。

第１図は本発明を実施するための数値制御装置のハード
ウェアの概略構成図である。図において、入出力（ＤＩ
／ＤＯ）部１は複数個のレシーバ回路２及び３と、ドラ
イバ回路４及び５とを介して図示していない外部機械に
接続される。本図ではレシーバ回路及びドライバ回路は
２個示したがこれ以上接続してもよいことはいうまでも
ない。

レシーバ回路２及び３は８本の人力信号線を有し、それ
ぞれの入力信号線に外部機械が接続される。レシーバ回
路２及び３に入力された外部機械の信号は並列信号とし
てパラレル・シリアル（Ｐ／Ｓ）変換器６に同時に出力
される。

パラレル・シリアル変換器６はレシーバ回路２及び３の
パラレル信号をシリアル信号に変換し、シリアル・イン
ターフェイス７に順次出力する。

また、シリアル・インターフェイス７からのシリアル信
号をパラレル信号に変換し、ドライバ回路４及び５に同
時に出力する。

ドライバ回路４及び５は８本の出力信号線を有し、それ
ぞれの出力信号線に外部機械が接続される。ドライバ回
路４及び５はパラレル・シリアル変換器６からのパラレ
ル信号を外部機械へ制御信号として出力する。

シリアル・インターフェイス７は数値制御部Ｉ２のシリ
アル・インターフェイス１３に反転回路８を介して接続
され、シリアル信号の送受信を行う。従って、シリアル
・インターフェイス７及び１３の出力はそれぞれ反転回
路８を介して出力される。反転回路８は反転制御回路９
の制御信号に応じてシリアル信号を反転したり、反転し
なかったりする。即ち、シリアル・インターフェイス７
及び１３から出力されるシリアル信号は反転されて出力
されるか、反転されないで直接出力される。

コモン選択回路１０及び極性選択回路１１はレシーバ回
路２及び３、ドライバ回路４及び５のコモン状態又は極
性状態をテーブルとして記憶しておき、パラレル・シリ
アル変換器６の制御しているレシーバ回路２及び３のコ
モン状態、又はドライバ回路４及び５の極性状態を反転
制御回路９に出力する。このとき、コモン状態及び極性
状態のテーブルはレシーバ回路又はドライバ回路毎に設
けてもよいし、レシーバ回路及びドライバ回路の入出力
信号線毎に設けてもよい。

反転制御回路９はコモン選択回路１０及び極性選択回路
１１の出力に応じて反転回路８の動作を制御する。

数値制御部１２はシリアル・インターフェイス１３を介
して入出力（Ｄ　Ｉ／Ｄｏ）部１に結合される。数値制
御部１２の軸制御部１４はシリアル・インターフェイス
１３を介してシリアル信号の入出力を行い、軸制御等を
実行する。

軸制御部１４には軸制御機能を実行すると共にシーケン
ス制御機能を実行するＰＣ部を有する。

このＰＣ部は図示していないが、全体を制御するＣＰＵ
と、ＰＭＣを制御する管理プログラム及び機械を制御す
るラダープログラム等を格納するＲＯＭと、入出力信号
及び各種のデータを格納するＲＡＭとからなり、シリア
ル・インターフェイス１３及びシリアル・インターフェ
イス７を介して機械側の人力（ＤＩ）及び出力（ＤＯ）
の授受を行う。

次に、本実施例の動作を説明する。

レシーバ回路２がＯＶコモン、レシーバ回路３が＋２４
Ｖコモンに設定しである場合について説明する。レシー
バ回路２の人力信号線に接続された機械側の接点が開く
オフ）のときは、レシーバ回路２からはハイレベル「１
」が出力され、閉（オン）のときはロウレベル「０」が
出力される。

レシーバ回路３の場合はこれとは逆に、機械側の接点が
開（オフ）のときは、レシーバ回路３からはロウレベル
「０」が出力され、閉（オン）のときはハイレベル「１
」が出力されることになる。

一方、数値制御部１２の軸制御部１４では、ハイレベル
「１」のときに機械側の接点は開（オフ）と判断し、ロ
ウレベル「０」のときに閉（オン）と判断する。

パラレル・シリアル変換器６がレシーバ２からのパラレ
ル信号を人力し、数値制御部１２に転送するときは、コ
モン選択回路１０からはロウレベル「０」が出力され、
レシーバ２がＯＶコモンであることを反転制御回路９に
出力する。反転制御回路９はこのロウレベル「０」によ
って反転回路８を動作させない。即ち、反転回路８はシ
リアル・インターフェイス７の出力を反転しない。従っ
て、シリアル・インターフェイス７からはパラレル・シ
リアル変換器６のシリアル信号がそのまま数値制御部１
２のシリアル・インターフェイス１３に出力される。

次に、パラレル・シリアル変換器６がレシーバ３からの
パラレル信号を人力し、数値制御部１２に転送するとき
は、コモン選択回路１０からはハイレベルｒ１」が出力
され、レシーバ３が＋２４Ｖコモンであることを反転制
御回路９に出力する。

反転制御回路９はこのハイレベル「１」によって反転回
路８を動作させる。即ち、反転回路８はシリアル・イン
ターフェイス７の出力を反転する。

従って、シリアル・インターフェイス７からはパラレル
・シリアル変換器６のシリアル信号が反転されて数値制
御部１２のシリアル・インターフェイス１３に出力され
る。故に、レシーバ回路３に接続された機械側の接点が
開（オフ）であり、レシーバ回路３からはロウレベル「
０」が出力されたとしても、数値制御部のシリアル・イ
ンターフェイス１３にはその反転された出力・即ちハイ
レベル「１」が入力され、軸制御部１４は機械側の接点
が開（オフ）であることを判断できる。

以上の動作をドライバ回路４及び５についても行うこと
によって、数値制御部１２ではドライバ回路を制御する
機械の極性状態とは無関係に機械側の接点を制御するこ
とが可能となる。

尚、上記の実施例では、レシーバ回路又はドライバ回路
毎にコモン選択回路又は極性選択回路が出力される場合
について説明したが、レシーバ回路及びドライバ回路の
入出力信号線毎に反転制御回路へ制御信号を出力するよ
うにしてもよい。また、反転回路８はシリアル・インタ
ーフェイス７０前後どちらに設けてもよい。

以上、本実施例によればシリアル信号の極性をコモン状
態又は極性状態に応じて反転してやるだけでよく、また
反転回路はシリアル信号を反転するだけなので１ビット
分という小規模のハードウェアの付加で実現することが
可能となる。

〔発明の効果〕

以上説明したように本発明によれば、外部入出力信号の
コモン状態又は極性状態に関係なく外部機械の入出力源
の状態に応じた論理信号を出力することのできる入出力
回路を備えた数値制御装置を提供することができる。

【図面の簡単な説明】

第１図は本発明を実施するための数値制御装置のハード
ウェアの概略構成図である。 ２．３ ４．５ ７、１３ １０　″ １ ２ 入出力（ＤＩ／Ｄ○）部 レシーバ回路 ドライバ回路 パラレル・シリアル変換器 シリアル・インターフェイス 反転回路 反転制御回路 コモン選択回路 極性選択回路 数値制御部 ４ 軸制御部

Claims (4)

【特許請求の範囲】
1. （１）外部機械等に接続された複数個のレシーバ回路及
   びドライバ回路を介して外部信号の入出力を制御する入
   出力部と、軸制御等を行う数値制御部との間で前記外部
   信号をシリアルに転送する数値制御装置において、 前記レシーバ回路及びドライバ回路のそれぞれのコモン
   状態及び極性状態に応じて前記シリアル転送時の前記外
   部信号の極性を制御する手段を設けたことを特徴とする
   数値制御装置。
2. （２）前記コモン状態及び極性状態は前記レシーバ回路
   及びドライバ回路毎に設定されることを特徴とする特許
   請求の範囲第１項記載の数値制御装置。
3. （３）前記コモン状態及び極性状態は前記レシーバ回路
   及びドライバ回路の各グループ毎に設定されることを特
   徴とする特許請求の範囲第１項記載の数値制御装置。
4. （４）前記入出力部は前記コモン状態及び極性状態に応
   じて前記信号の極性を反転及び非反転させることを特徴
   とする特許請求の範囲第１項、第２項又は第３項記載の
   数値制御装置。