JPH03940B2 - - Google Patents

Info

Publication number
JPH03940B2
JPH03940B2 JP59184229A JP18422984A JPH03940B2 JP H03940 B2 JPH03940 B2 JP H03940B2 JP 59184229 A JP59184229 A JP 59184229A JP 18422984 A JP18422984 A JP 18422984A JP H03940 B2 JPH03940 B2 JP H03940B2
Authority
JP
Japan
Prior art keywords
circuit
signal
frame synchronization
downlink
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59184229A
Other languages
Japanese (ja)
Other versions
JPS6162257A (en
Inventor
Yukio Hagiwara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP59184229A priority Critical patent/JPS6162257A/en
Publication of JPS6162257A publication Critical patent/JPS6162257A/en
Publication of JPH03940B2 publication Critical patent/JPH03940B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、時分割方式で2線式伝送路によつて
双方向信号を伝送する時分割2線式双方向伝送方
式の2線式線路に挿入するための中継器に関す
る。
[Detailed description of the invention] Technical field to which the invention pertains The present invention relates to a two-wire transmission system that is inserted into a two-wire line of a time-division two-wire bidirectional transmission system that transmits bidirectional signals through a two-wire transmission line in a time-division system. Regarding repeaters for

従来技術 第3図は、従来の2線式双方向伝送方式の一例
を示すブロツク図である。すなわち、主局および
従局間を無中継器の2線式線路Lによつて接続
し、主局側からは一定周期で下りバースト信号を
送出し、従局側からは、上記下りバースト信号の
間隙に上りバースト信号を送出する。主局は、送
信データを格納するためのバツフアメモリ1と、
一定周期のフレーム同期信号を発生するフレーム
発生回路5と、送信回路3と、受信回路4と、フ
レーム同期回路6と受信データを格納するための
バツフアメモリ2と、受信スイツチ7と線路変成
器8とから構成される。従局側もほぼ同様な構成
である。
Prior Art FIG. 3 is a block diagram showing an example of a conventional two-wire bidirectional transmission system. In other words, the main station and the slave station are connected by a two-wire line L of a non-repeater, and the master station sends a downlink burst signal at a constant cycle, and the slave station sends a downlink burst signal to the gap between the downlink burst signals. Sends an uplink burst signal. The main station includes a buffer memory 1 for storing transmission data;
A frame generation circuit 5 that generates a frame synchronization signal of a constant period, a transmission circuit 3, a reception circuit 4, a frame synchronization circuit 6, a buffer memory 2 for storing received data, a reception switch 7, and a line transformer 8. It consists of The slave station side has almost the same configuration.

そして、主局側では、フレーム発生回路5の発
生する一定周期のフレーム同期信号に引続いて、
バツフアメモリ1から送信データがバースト的に
読出され、送信回路3で線路上を伝送するのに適
した波形の符号(例えばパイポーラ符号)に変換
して、線路変成器8を介して下りバースト信号を
2線式線路Lへ送出する。上記下りバースト信号
は、一定周期(フレーム周期)で送出され、各バ
ースト信号の間には適当な間隙がある。
Then, on the main station side, following the frame synchronization signal of a constant period generated by the frame generation circuit 5,
Transmission data is read out in bursts from the buffer memory 1, converted into a waveform code (for example, bipolar code) suitable for transmission on a line by a transmission circuit 3, and converted into a downlink burst signal by a line transformer 8. Send to wire line L. The downlink burst signals are sent out at a constant period (frame period), and there is an appropriate gap between each burst signal.

従局側では、線路変成器16および受信スイツ
チ15を介して受信回路12に入力された受信信
号を、受信回路12で等化増幅しかつビツトタイ
ミングを抽出して受信信号の識別および再生を行
なう。フレーム同期回路14は、受信回路12の
出力かフレーム同期信号を検出して、フレーム同
期を確立し、受信回路12の出力データはバツフ
アメモリ10に格納される。一方フレーム発生回
路13は、フレーム同期回路14の出力するフレ
ーム同期信号より一定時間(例えば半周期)遅れ
でフレーム信号を発生して送信回路11に送る。
上記フレーム信号に引続いてバツフアメモリ9か
ら送データがバースト的に読出されて、送信回路
11から線路変成器16を介して2線式線路Lに
上りバースト信号が送出される。上りバースト信
号の送出中は、受信スイツチ15が閉じられてい
て、送信回路11の出力が受信回路12に廻り込
み入力されることを防止している。なお、上りバ
ースト信号は、下りバースト信号の間隙の期間に
送出されのであるから、受信スイツチ15が閉じ
ることによつて下りバースト信号の受信が妨げら
れることはない。
On the slave station side, the received signal input to the receiving circuit 12 via the line transformer 16 and the receiving switch 15 is equalized and amplified by the receiving circuit 12, and the bit timing is extracted to identify and reproduce the received signal. The frame synchronization circuit 14 detects the output of the reception circuit 12 or a frame synchronization signal to establish frame synchronization, and the output data of the reception circuit 12 is stored in the buffer memory 10. On the other hand, the frame generation circuit 13 generates a frame signal with a certain time delay (eg, half a cycle) behind the frame synchronization signal output from the frame synchronization circuit 14 and sends it to the transmission circuit 11 .
Following the frame signal, transmission data is read out from the buffer memory 9 in a burst manner, and a burst signal is transmitted from the transmission circuit 11 to the two-wire line L via the line transformer 16. While the upstream burst signal is being sent, the receiving switch 15 is closed to prevent the output of the transmitting circuit 11 from being input to the receiving circuit 12. Incidentally, since the upstream burst signal is transmitted during the interval between the downstream burst signals, the reception of the downstream burst signal is not hindered by closing the reception switch 15.

従局側から送出された上りバースト信号は、2
線式線路Lを伝送し、主局の受信スイツチ7を介
して受信回路4で受信され、フレーム同期回路6
でフレーム同期がとられてバツフアメモリ2に格
納される。
The uplink burst signal sent from the slave side is 2
It is transmitted through the wire line L, is received by the receiving circuit 4 via the receiving switch 7 of the main station, and is received by the frame synchronization circuit 6.
The frames are synchronized and stored in the buffer memory 2.

上述の従来方式は、2線式線路Lに中継器が挿
入されていないため、2線式線路の長さが長くな
ると、受信信号のレベルが低下して正確なデータ
が伝送できないという欠点がある。また、伝送速
度を上げると、伝送信号の周波数帯域が拡大され
て線路損失が大となるため、伝送距離が短くな
る。また、他の装置からの漏話雑音や、インパル
ス雑音が混入される場合は、伝送距離および伝送
速度は、さらに制限されることになる。
The conventional method described above has the disadvantage that since no repeater is inserted in the two-wire line L, the level of the received signal decreases as the length of the two-wire line increases, making it impossible to transmit accurate data. . Furthermore, when the transmission speed is increased, the frequency band of the transmission signal is expanded and line loss increases, so the transmission distance becomes shorter. Furthermore, if crosstalk noise or impulse noise from other devices is mixed, the transmission distance and transmission speed will be further limited.

発明の目的 本発明の目的は、上述の従来の欠点を解決し、
2線式線路に挿入することができる中継器を提供
し、もつて時分割2線式双方向伝送方式の線路長
と伝送速度等の制限を撤廃することにある。
OBJECT OF THE INVENTION The object of the invention is to solve the above-mentioned conventional drawbacks and
The object of the present invention is to provide a repeater that can be inserted into a two-wire line, thereby eliminating restrictions on line length, transmission speed, etc. of the time-division two-wire bidirectional transmission system.

発明の構成 本発明の中継器は、一定周期で下りバースト信
号を送出す主局と、上記下りバースト信号の間隙
に上りバースト信号を送出する従局間を接続する
2線式線路に挿入され、主局から従局へ伝送され
る下りバースト信号を受信再生する下り中継回路
と、該下り中継回路の受信信号からフレーム同期
信号を検出するフレーム同期回路と、前記下り中
継回路に挿入され前記フレーム同期回路から供給
されるフレーム同期信号によつて受信信号を半周
期遅延させて出力する遅延回路と、上りバースト
信号を再生中継する上り中継回路と、前記フレー
ム同期回路から供給されるフレーム同期信号によ
つて上りバースト信号を半周期遅延出力する遅延
回路とを備えたことを特徴とする。
Structure of the Invention The repeater of the present invention is inserted into a two-wire line connecting a main station that sends out a down burst signal at a constant cycle and a slave station that send out an up burst signal in the gap between the down burst signals. A downlink relay circuit that receives and reproduces a downlink burst signal transmitted from a station to a slave station, a frame synchronization circuit that detects a frame synchronization signal from a received signal of the downlink relay circuit, and a frame synchronization circuit that is inserted into the downlink relay circuit and from the frame synchronization circuit. a delay circuit that delays and outputs the received signal by half a cycle using the frame synchronization signal supplied; an uplink relay circuit that regenerates and relays the uplink burst signal; The present invention is characterized by comprising a delay circuit that outputs the burst signal with a half-cycle delay.

発明の実施例 次に、本発明について、図面を参照して詳細に
説明する。
Embodiments of the Invention Next, the present invention will be described in detail with reference to the drawings.

第1図は、本発明の一実施例を示すブロツク図
である。すなわち、一定周期で下りバースト信号
を送出する主局と、上記下りバースト信号の間隙
に上りバースト信号を送出する従局間を接続する
2線式線路に挿入され、主局側2線式線路L1か
ら線路変成器28を介して入力される下りバース
ト信号を受信再生する受信回路21と、該下り受
信回路21の受信再生信号からフレーム同期信号
を検出するフレーム同期回路27と、受信回路2
1の出力データを格納し前記フレーム同期回路2
7から供給されるフレーム同期信号によつて半周
期遅延して出力する遅延回路22と、遅延回路2
2の出力を線路信号に変換して線路変成器29を
介して従局側2線式線路L2に送出する送信回路
23と、上りバースト信号を再生中継するための
同様な受信回路24および送信回路26と、受信
回路24の出力データを格納し前記フレーム同期
回路27の出力するフレーム同期信号によつて半
周期遅延出力する遅延回路25とから構成され
る。上記受信回路21と送信回路23で下り中継
回路を構成し、受信回路24送信回路26とで上
り中継回路を構成している。
FIG. 1 is a block diagram showing one embodiment of the present invention. That is, it is inserted into a two-wire line connecting a main station that sends down burst signals at a constant cycle and a slave station that sends out up burst signals in the gap between the down burst signals, and from the two-wire line L1 on the main station side. A receiving circuit 21 that receives and reproduces a downlink burst signal inputted via a line transformer 28, a frame synchronization circuit 27 that detects a frame synchronization signal from a received and reproduced signal of the downlink reception circuit 21, and a receiving circuit 2.
1 and stores the output data of frame synchronization circuit 2.
a delay circuit 22 which delays the output by a half period according to a frame synchronization signal supplied from 7; and a delay circuit 2
2 into a line signal and sends it to the slave side 2-wire line L2 via a line transformer 29, and a similar receiving circuit 24 and transmitting circuit 26 for reproducing and repeating the upstream burst signal. and a delay circuit 25 which stores the output data of the receiving circuit 24 and outputs the data after a half cycle delay according to the frame synchronization signal outputted from the frame synchronization circuit 27. The receiving circuit 21 and the transmitting circuit 23 constitute a down relay circuit, and the receiving circuit 24 and the transmitting circuit 26 constitute an up relay circuit.

第2図Aは、主局側線路L1上の信号を示し、
同図Bは、従局側線路L2上の信号を示すタイム
チヤートである。。すなわち、線路L1から入力
された低レベルの下りバースト信号は、受信回路
21で受信再生されて遅延回路22に格納され、
フレーム同期回路27の出力よつて半周期遅れて
読出され、送信回路23から線路L2へ送出され
る。線路L2上には、同図Bに示すように、下り
バースト信号の間隙の期間に、従局側から上りバ
ースト信号が送出されており、該上りバースト信
号が受信回路24で受信再生されて遅延回路25
に格納され、半周期遅れて線路L1へ送出される
(同図A)。フレーム同期回路27は、下りバース
ト信号のフレーム同期信号を検出することによつ
て継続的にフレーム同期を維持しており、各フレ
ーム周期ごとに上記動作が繰返えされる。従つ
て、本実施例では、上りバースト信号と、下りバ
ースト信号とは、それぞれ同じタイミングで受信
され、同じタイミングで送出されるから、上り下
りの中継回路が同時に受信モードになり、また同
時に送信モードとなるため、切換えスイツチ等を
使用しないでも近端漏話が発生せず、上、下バー
スト信号を再生中継することが可能である。従つ
て、主局、従局間の線路距離およびデータ伝送速
度の制限を撤廃することができるという効果があ
る。
FIG. 2A shows the signal on the main station side line L1,
B in the same figure is a time chart showing the signal on the slave side line L2. . That is, a low-level down burst signal inputted from the line L1 is received and reproduced by the receiving circuit 21 and stored in the delay circuit 22.
It is read out with a half-cycle delay due to the output of the frame synchronization circuit 27, and is sent from the transmitting circuit 23 to the line L2. On line L2, as shown in FIG. 25
The signal is stored on the line L1 with a delay of half a cycle (A in the same figure). The frame synchronization circuit 27 continuously maintains frame synchronization by detecting the frame synchronization signal of the downlink burst signal, and the above operation is repeated for each frame period. Therefore, in this embodiment, since the uplink burst signal and the downlink burst signal are received at the same timing and sent out at the same timing, the uplink and downlink relay circuits go into reception mode at the same time, and go into transmission mode at the same time. Therefore, it is possible to regenerate and relay the upper and lower burst signals without generating near-end crosstalk even without using a changeover switch or the like. Therefore, there is an effect that restrictions on line distance and data transmission speed between the master station and slave stations can be eliminated.

発明の効果 以上のように、本発明においては、下り中継回
路の再生出力した下りバースト信号からフレーム
信号を抽出してフレーム同期を確立するフレーム
同期回路と、上、下中継回路に挿入され上記フレ
ーム同期回路の制御によつてそれぞれの受信バー
スト信号を半周期遅延させて出力する遅延回路と
を備えて、上、下バースト信号を同じタイミング
で受信し、同じタイミングで送出するように構成
したから、近端漏話を生じないで上、下バースト
信号をそれぞれ再生中継することが可能である。
従つて、時分割2線式双方向伝送方式の主局と従
局間の線路距離およびデータ伝送速度の制限を撤
廃することができるという効果を有する。
Effects of the Invention As described above, the present invention includes a frame synchronization circuit that extracts a frame signal from a downlink burst signal reproduced and outputted by a downlink relay circuit to establish frame synchronization, and a frame synchronization circuit that is inserted into the upper and lower relay circuits to It is equipped with a delay circuit that delays each received burst signal by half a cycle under the control of a synchronization circuit and outputs it, so that the upper and lower burst signals are received at the same timing and sent out at the same timing. It is possible to regenerate and relay each of the upper and lower burst signals without causing near-end crosstalk.
Therefore, it is possible to eliminate limitations on the line distance and data transmission speed between the main station and the slave station in the time-division two-wire bidirectional transmission system.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロツク図、
第2図は上記実施例の主局側および従局側の2線
式線路上の信号を示すタイムチヤート、第3図は
従来の無中継による時分割2線式双方向伝送方式
の一例を示すブロツク図である。 図において、1,2,9,10:バツフアメモ
リ、3,11:送信回路、4,12:受信回路、
5,13:フレーム発生回路、6,14:フレー
ム同期回路、7,15:受信スイツチ、8,1
6:線路変成器、21,24:受信回路、22,
25:遅延回路、23,26:送信回路、27:
フレーム同期回路、28,29:線路変成器、
L,L1,L2:2線式線路。
FIG. 1 is a block diagram showing one embodiment of the present invention;
Fig. 2 is a time chart showing signals on the two-wire lines on the main station side and slave side in the above embodiment, and Fig. 3 is a block diagram showing an example of a conventional time-division two-wire bidirectional transmission system using no repeaters. It is a diagram. In the figure, 1, 2, 9, 10: buffer memory, 3, 11: transmitting circuit, 4, 12: receiving circuit,
5, 13: Frame generation circuit, 6, 14: Frame synchronization circuit, 7, 15: Reception switch, 8, 1
6: Line transformer, 21, 24: Receiving circuit, 22,
25: Delay circuit, 23, 26: Transmission circuit, 27:
Frame synchronization circuit, 28, 29: line transformer,
L, L1, L2: 2-wire line.

Claims (1)

【特許請求の範囲】[Claims] 1 一定周期で下りバースト信号を送出する主局
と、上記下りバースト信号の間隙に上りバースト
信号を送出する従局間を接続する2線式線路に挿
入され、主局から従局へ伝送される下りバースト
信号を受信再生する下り中継回路と、該下り中継
回路の受信信号からフレーム同期信号を検出する
フレーム同期回路と、前記下り中継回路に挿入さ
れ前記フレーム同期回路から供給されるフレーム
同期信号によつて受信信号を半周期遅延させて出
力する遅延回路と、上りバースト信号を再生中継
する上り中継回路と、前記フレーム同期回路から
供給されるフレーム同期信号によつて上りバース
ト信号を半周期遅延出力する遅延回路とを備えた
ことを特徴とする中継器。
1 A downlink burst that is inserted into a two-wire line that connects a main station that sends downlink burst signals at a fixed period and a slave station that sends uplink burst signals in the gaps between the downlink burst signals, and is transmitted from the main station to the slave station. A downlink relay circuit that receives and reproduces a signal, a frame synchronization circuit that detects a frame synchronization signal from a received signal of the downlink relay circuit, and a frame synchronization signal inserted into the downlink relay circuit and supplied from the frame synchronization circuit. a delay circuit that delays and outputs the received signal by half a period; an uplink relay circuit that regenerates and relays the uplink burst signal; and a delay circuit that delays and outputs the uplink burst signal by a half period based on the frame synchronization signal supplied from the frame synchronization circuit. A repeater characterized by comprising a circuit.
JP59184229A 1984-09-03 1984-09-03 Repeater Granted JPS6162257A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59184229A JPS6162257A (en) 1984-09-03 1984-09-03 Repeater

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59184229A JPS6162257A (en) 1984-09-03 1984-09-03 Repeater

Publications (2)

Publication Number Publication Date
JPS6162257A JPS6162257A (en) 1986-03-31
JPH03940B2 true JPH03940B2 (en) 1991-01-09

Family

ID=16149630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59184229A Granted JPS6162257A (en) 1984-09-03 1984-09-03 Repeater

Country Status (1)

Country Link
JP (1) JPS6162257A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6385220A (en) * 1986-09-25 1988-04-15 Mazda Motor Corp Suction air device for engine provided with supercharger

Also Published As

Publication number Publication date
JPS6162257A (en) 1986-03-31

Similar Documents

Publication Publication Date Title
US4326287A (en) Two wire bi-directional digital telephone link
JPS62160000A (en) Line concentration and distribution system
EP0260696B1 (en) Subsidiary station capable of automatically adjusting an internal delay in response to a number signal received in a downward signal by the subsidiary station
JPH056819B2 (en)
JPH03940B2 (en)
JPS6046861B2 (en) Digital transmission relay method
US4335455A (en) Method and apparatus for four-wire type transmission of digital message signals
JPH0630043A (en) Voice packet communication system
JPS60244129A (en) Bidirectional transmission system
JPS59117346A (en) Repeater
JP2745694B2 (en) Bidirectional bus transmission system
JPS60213147A (en) Two-wire system two-way digital repeater
JPH0113260B2 (en)
JP2733320B2 (en) Burst transmission method
JPH0225581B2 (en)
JPS6190543A (en) Error correction system
JP2001119398A (en) Relay device response method
JPS648941B2 (en)
JPS6190544A (en) Duplex transmission method and device by simplex radio channel
JPH0416978B2 (en)
JPH0575519A (en) Radio communication system
JPS60125030A (en) Synchronous terminal equipment
JP2850520B2 (en) Loopback control method
JPH0712156B2 (en) Transmission method
JPH0575520A (en) Radio communication system