JPH0394355A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH0394355A JPH0394355A JP23368589A JP23368589A JPH0394355A JP H0394355 A JPH0394355 A JP H0394355A JP 23368589 A JP23368589 A JP 23368589A JP 23368589 A JP23368589 A JP 23368589A JP H0394355 A JPH0394355 A JP H0394355A
- Authority
- JP
- Japan
- Prior art keywords
- address
- relative
- dma controller
- generated
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロフロセッサに関し、特にＤＭＡコント
ローラとアドレス変換テーブルを有するマイクロプロセ
ッサに関する。
ローラとアドレス変換テーブルを有するマイクロプロセ
ッサに関する。
従来この種のマイクロプロセッサは、第３図に示すよう
にＤＭＡコントローラの発生するアドレスは絶対アドレ
スでアドレスバスインターフェースの入力となっている
。ソフトウェアによりＤＭＡコントローラに対して絶対
アドレスをプログラムする場合、マイクロプロセッサ外
部に相対アドレスから絶対アドレスに変換する手段が必
要となっていた。
にＤＭＡコントローラの発生するアドレスは絶対アドレ
スでアドレスバスインターフェースの入力となっている
。ソフトウェアによりＤＭＡコントローラに対して絶対
アドレスをプログラムする場合、マイクロプロセッサ外
部に相対アドレスから絶対アドレスに変換する手段が必
要となっていた。
上述した従来のマイクロプロセッサは、Ｄ Ｍ Ａコン
トローラの発生するアドレスをアドレスバスに出力して
いるため，ＤＭＡコントローラの発生するアドレスは絶
対アドレスでなければならない。
トローラの発生するアドレスをアドレスバスに出力して
いるため，ＤＭＡコントローラの発生するアドレスは絶
対アドレスでなければならない。
ところがＣＰＵおよびＤＭＡコントローラは、ソフトウ
ェアにより相対アドレスによる制御が行なわれるため、
ＤＭＡコントローラに対してマイクロプロセッサ外部に
相対アドレスから絶対アドレスに変換する手段を必要と
した。
ェアにより相対アドレスによる制御が行なわれるため、
ＤＭＡコントローラに対してマイクロプロセッサ外部に
相対アドレスから絶対アドレスに変換する手段を必要と
した。
本発明のマイクロプロセッサは、ＤＭＡコントローラと
ＣＰＵの発生する相対アドレスとＤ Ｍ Ａ？ントロー
ラの発生する相対アドレスとを入力とし、前記相対アド
レスを絶対アドレスに変換するアドレス変換テーブルを
有している。
ＣＰＵの発生する相対アドレスとＤ Ｍ Ａ？ントロー
ラの発生する相対アドレスとを入力とし、前記相対アド
レスを絶対アドレスに変換するアドレス変換テーブルを
有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す図である。第１図に示
されるように本実施例はマイク■プロセッサ１内にＣＰ
Ｕ２とＤＭＡコントローラ３とアドレス変換テーブル４
とアドレスバスインターフェース５を有している。
されるように本実施例はマイク■プロセッサ１内にＣＰ
Ｕ２とＤＭＡコントローラ３とアドレス変換テーブル４
とアドレスバスインターフェース５を有している。
第１図において、ＣＰＵ２で発生した相対アドレス６と
ＤＭＡコントローラ３で発生した相対アドレス７は、ア
ドレス変換テーブル４によりどちらか一方が選択され相
対アドレス８に変換される。
ＤＭＡコントローラ３で発生した相対アドレス７は、ア
ドレス変換テーブル４によりどちらか一方が選択され相
対アドレス８に変換される。
絶対アドレス８は、アドレスバスインターフェース５に
よりアドレスバス９に出力される。
よりアドレスバス９に出力される。
上述の構戒によりＤＭＡコントローラの発生するアドレ
スは相対アドレスとなり、マイクロプロセッサ外部にＤ
ＭＡコントローラに対して相対アドレスを絶対アドレス
に変換する手段は必要としない。
スは相対アドレスとなり、マイクロプロセッサ外部にＤ
ＭＡコントローラに対して相対アドレスを絶対アドレス
に変換する手段は必要としない。
また本実施例において、アドレス変換テーブルの書換え
はＣＰＵのＩ／Ｏ空間においてＣＰＵのＩ／Ｏ命令によ
って行なわれる。
はＣＰＵのＩ／Ｏ空間においてＣＰＵのＩ／Ｏ命令によ
って行なわれる。
第２図は本発明の他の実施例を示す図である。
第２図に示すように本実施例はマイクロプロセッサ１内
にＣＰＵ２とＤＭＡコントｐ−ラ３とアドレス変換テー
ブル４とアドレスバスインターフェース５とデータバッ
ファ１０を有している。
にＣＰＵ２とＤＭＡコントｐ−ラ３とアドレス変換テー
ブル４とアドレスバスインターフェース５とデータバッ
ファ１０を有している。
第２図においてアドレスの流れは前述の実施例１と同じ
である。実施例１との相違点はアドレス変換テーブルの
書き換えをＣＰＵのＩ／Ｏ命令で行なうのではな＜，Ｄ
ＭＡコントローラを利用するところにある。
である。実施例１との相違点はアドレス変換テーブルの
書き換えをＣＰＵのＩ／Ｏ命令で行なうのではな＜，Ｄ
ＭＡコントローラを利用するところにある。
ＣＰＵ２からアドレス変換テーブル書換え要求信号１５
が出力されるとこれをＤＭＡコントローラ３でうけデー
タリード信号１１とテーブルライト信号ｌ４を生成する
。データリード信号１１によりデータバッファ１０には
外部メモリからアドレス変換用のデータが読込まれる。
が出力されるとこれをＤＭＡコントローラ３でうけデー
タリード信号１１とテーブルライト信号ｌ４を生成する
。データリード信号１１によりデータバッファ１０には
外部メモリからアドレス変換用のデータが読込まれる。
このデータは？部バスを介しアドレス変凍用データ１３
としてアドレス変換テーブル４に書込まれる。
としてアドレス変換テーブル４に書込まれる。
このように第２の構或にすることによりアドレス変換テ
ーブルの書換えをＣＰＵ２ではな＜ＤＭＡコントローラ
３によって行なうことができる。
ーブルの書換えをＣＰＵ２ではな＜ＤＭＡコントローラ
３によって行なうことができる。
以上説明したように本発明は、マイクロプロセッサ内部
にＤＭＡコントローラの発生する相対アドレスとＣＰＵ
の発生する相対アドレスとを入力とし、前記相対アドレ
スを絶対アドレスに変換するアドレス変換テーブルを有
することによりマイク■プロセッサ外部にＤＭＡコント
ローラの発生するアドレスを絶対アドレスに変換するた
めのアドレス変換手段が不必要となり、マイクロプロセ
ッサを用いたシステムの小型化ができる効果がある。
にＤＭＡコントローラの発生する相対アドレスとＣＰＵ
の発生する相対アドレスとを入力とし、前記相対アドレ
スを絶対アドレスに変換するアドレス変換テーブルを有
することによりマイク■プロセッサ外部にＤＭＡコント
ローラの発生するアドレスを絶対アドレスに変換するた
めのアドレス変換手段が不必要となり、マイクロプロセ
ッサを用いたシステムの小型化ができる効果がある。
３図は従来例を示す図である。
１・・・・・・マイクロプロセッサ、２・・・・・・Ｃ
ＰＵ，３・・・・・・ＤＭＡコントローラ、４・・・・
・・アドレス変換テーブル、５・・・・・・アドレスバ
スインターフェース、６・・・・・・ＣＰＵ２の発生す
る相対アドレス、７・・・・・・ＤＭＡコントローラの
発生する相対アドレス、８・・・・・・絶対アドレス、
９・・・・・・アドレスバス、１０・・・・・・データ
バッファ、１１・・・・・・データリード信号、１２・
・・・・・データバス、ｌ３・・・・・・アドレス変換
用データ、１４・・・・・・テーブルライト信号、１５
・・・・・・ＤＭＡコントローラの発生する絶対アドレ
ス。
ＰＵ，３・・・・・・ＤＭＡコントローラ、４・・・・
・・アドレス変換テーブル、５・・・・・・アドレスバ
スインターフェース、６・・・・・・ＣＰＵ２の発生す
る相対アドレス、７・・・・・・ＤＭＡコントローラの
発生する相対アドレス、８・・・・・・絶対アドレス、
９・・・・・・アドレスバス、１０・・・・・・データ
バッファ、１１・・・・・・データリード信号、１２・
・・・・・データバス、ｌ３・・・・・・アドレス変換
用データ、１４・・・・・・テーブルライト信号、１５
・・・・・・ＤＭＡコントローラの発生する絶対アドレ
ス。
Claims (1)
- ＤＭＡコントローラを内蔵するマイクロプロセッサにお
いてＣＰＵの発生する相対アドレスと、ＤＭＡコントロ
ーラの発生する相対アドレスを入力とし、前記アドレス
より絶対アドレスを生成するアドレス変換テーブルを有
することを特徴とするマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23368589A JPH0394355A (ja) | 1989-09-07 | 1989-09-07 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23368589A JPH0394355A (ja) | 1989-09-07 | 1989-09-07 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0394355A true JPH0394355A (ja) | 1991-04-19 |
Family
ID=16958937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23368589A Pending JPH0394355A (ja) | 1989-09-07 | 1989-09-07 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0394355A (ja) |
-
1989
- 1989-09-07 JP JP23368589A patent/JPH0394355A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5566350A (en) | Information device for providing fast data transfer with minimum overhead | |
| JPH05216809A (ja) | Ｄｍａ転送方式 | |
| JPH01321540A (ja) | インタフェース回路 | |
| JPH04112251A (ja) | マイクロコンピュータ | |
| JPH0512183A (ja) | データ転送方式 | |
| JP3353877B2 (ja) | メモリ装置 | |
| JPH0540726A (ja) | ライトバツフアのギヤザリング制御方式 | |
| CA1209273A (en) | High-speed auxiliary computer plug-in units | |
| JPH06243044A (ja) | バッファプール制御方法 | |
| JPS62171051A (ja) | 常駐記憶エリアの拡大方式 | |
| JPS6128150A (ja) | デイスクアクセス装置 | |
| JPH03219342A (ja) | プログラマブルアドレス変換方式 | |
| JPS6235151B2 (ja) | ||
| JPH03277069A (ja) | 圧縮伸張コントローラ | |
| JPS6353588A (ja) | 表示装置 | |
| JPH02128269A (ja) | プログラムイニシャルロード方式 | |
| JPH02116346U (ja) | ||
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JPH03168845A (ja) | 命令実行制御方式 | |
| JPS6393037A (ja) | コンピユ−タ | |
| JPH03158954A (ja) | マイクロコンピュータシステム | |
| JPS61276029A (ja) | スタツク制御方式 | |
| JPH04247540A (ja) | メモリ間ブロック転送方式 | |
| JPH01307816A (ja) | カウンタ装置 | |
| JPH04148253A (ja) | メモリ読出書込制御方式 |