JPH06243044A - バッファプール制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 入出力動作の高速化を可能とするとともに、
バッファのプロセス間での保護を可能とするバッファプ
ール制御方法を提供すること。 【構成】 仮想記憶機能を有するオペレーティングシス
テムにおいて、バッファプールのサイズを「ページ」の整
数倍とするとともに、必要なプロセスの論理メモリ空間
のみをアクセスできるようにメモリマッピング表を設定
し、制御し、かつ、そのバッファプールを共通な空間か
らもアクセスできるようにメモリマッピング表を設定
し、制御することを特徴とするバッファプール制御方
法。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はバッファプール制御方法
に関し、特に仮想記憶機能を有するオペレーティングシ
ステムにおいて、処理実行単位であるプロセスが利用す
るバッファプールを、他のプロセスによるアクセスから
保護するためのバッファプール制御方法に関する。

【０００２】

【従来の技術】従来、プロセスが利用するバッファとし
ては、データ部やスタック部，共有メモリ等がある。ま
た、従来のバッファプール機能を利用することもでき
る。これらについて、メモリマッピング表による実メモ
リと論理メモリ空間との関係を、図３に示す。このよう
な、メモリマッピング表による実メモリと論理メモリ空
間の関係づけ方法については、例えば、岩波講座 ソフ
トウェア科学６「オペレーティングシステム」第221-222
頁(1990)の記載を参考にすることができる。なお、ここ
では、メモリマッピング表をページフレーム、実メモリ
を物理的主記憶、論理メモリ空間をユーザの仮想アドレ
ス空間と呼んでいる。図３において、１は実メモリ、２
はメモリマッピング表、３は論理メモリ空間を示してい
る。論理メモリ空間３は、プロセス毎に存在する部分３
１,３２,・・・・と共通な部分３０から成っている。このよ
うに、論理メモリ空間を区分けする方法は、上記「オペ
レーティングシステム」第373-374頁に記載されている。
なお、ここでは、プロセス毎の部分をユーザ専用領域、
共通の部分を共通領域と呼んでいる。

【０００３】

【発明が解決しようとする課題】上記従来技術において
は、データ部やスタック部，共有メモリは、実メモリ上
の基本小単位(これを「ページ」と呼ぶことが多い)毎に、
論理メモリ空間としてアクセスできるように、メモリマ
ッピング表を設定し、制御している。このため、論理メ
モリ空間上ではアドレスが連続しているものの、実メモ
リ上では、上述の「ページ」長しかアドレス連続が保証さ
れていない。従って、上記従来技術においては、実メモ
リ上のアドレスと論理メモリ空間上のアドレスとの間を
変換する処理が複雑であるとともに、入出力の動作が遅
くなるという問題があった。一方、従来のバッファプー
ル機能は、プロセス毎の論理メモリ空間ではなく、共通
の論理メモリ空間としてアクセスできるように、メモリ
マッピング表を設定し、制御している。従って、バッフ
ァプールに対するプロセス間での不正なアクセスを保護
できないため、プロセスの誤動作の発見が遅れること，
障害発生時の要因追及が困難であること等の問題を有す
るものであった。本発明は上記事情に鑑みてなされたも
ので、その目的とするところは、従来の技術における上
述の如き問題を解消し、入出力動作の高速化を可能とす
るとともに、バッファのプロセス間での保護を可能とす
るバッファプール制御方法を提供することにある。

【０００４】

【課題を解決するための手段】本発明の上記目的は、仮
想記憶機能を有するオペレーティングシステムにおい
て、バッファプールのサイズを「ページ」の整数倍とする
とともに、必要なプロセスの論理メモリ空間のみをアク
セスできるようにメモリマッピング表を設定し、制御す
るようにしたことを特徴とするバッファプール制御方法
によって達成される。

【０００５】

【作用】本発明に係るバッファプール保護方式において
は、バッファプールが、必要なプロセスの論理メモリ空
間からのみアクセスできるように、また、バッファプー
ルを共通な論理メモリ空間からアクセスできるようにな
るため、バッファへの入出力速度が向上し、かつ、プロ
セス間の保護が可能になる。

【０００６】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の一実施例に係る、メモリ
マッピング表による実メモリと論理メモリ空間との関係
図である。図において、４は実メモリ、５はメモリマッ
ピング表、６は論理メモリ空間を示している。また、４
０は実メモリ４のバッファプール部分を示している。上
述のメモリマッピング表５は、プロセス毎の論理メモリ
空間に対応する部分５１，５２，５３と共通な部分５０
から成っている。論理メモリ空間６は、プロセス毎に存
在する部分６１，６２，６３と共通な部分６０から成っ
ている。実メモリ４のバッファプール部分は、各バッフ
ァプール種別毎にページ長の整数倍の大きさを有する。
なお、この実メモリ４のバッファプール部分４０は、共
通な論理メモリ空間６０からアクセスできるように、メ
モリマッピング表５の共通な部分５０を設定する。そし
て、メモリマッピング表５の共通な部分５０の中を、種
別毎に「バッファプールＡ」，「バッファプールＢ」，「バ
ッファプールＣ」と名付ける。

【０００７】ここで、上述の「バッファプールＢ」，「バ
ッファプールＣ」は、プロセスの論理メモリ空間６１か
らもアクセスできるように、メモリマッピング表５１を
設定する。「バッファプールＡ」は、プロセスの論理メモ
リ空間６２からもアクセスできるように、メモリマッピ
ング表５２を設定する。また、「バッファプールＣ」は、
プロセスの論理メモリ空間６３からもアクセスできるよ
うに、メモリマッピング表５３を設定する。これらの設
定により、各バッファプールの実アドレスは連続であ
る。上述の如き設定により、メモリアクセスの制御の流
れは、図２の動作フロー図に示したようになる。例え
ば、論理メモリ空間６１を利用しているプロセスが、バ
ッファプールＢにアクセスしようとする(ステップ11)場
合、 メモリマッピング表５１を参照して(ステップ12)、論
理アドレスを実アドレスに変換する(ステップ13)。 (ここでは、変換が可能であるので、)変換された実ア
ドレスに対応する実メモリにアクセスする(ステップ1
4)。 となる。

【０００８】また、これとは逆に、論理メモリ空間６１
を利用しているプロセスが、バッファプールＡにアクセ
スしようとする(ステップ11)場合には、 メモリマッピング表５１を参照して(ステップ12)、論
理アドレスを実アドレスに変換しようとするが、 ここでは、上記メモリマッピング表５１を用いての変
換が不可能である(ステップ13)ので、 変換できないことを認識して、アクセスをエラーとし
て返す(ステップ15)ことになる。 従来のバッファプール制御方法では、バッファプールが
共通の論理メモリ空間にあるため、上述の如き動作は不
可能であったのが、本実施例に係るメモリマッピング表
の設定，制御、すなわち、バッファプールのサイズを
「ページ」の整数倍とするとともに、必要なプロセスの論
理メモリ空間のみをアクセスできるようにメモリマッピ
ング表を設定し、制御し、かつ、バッファプールを共通
な空間からもアクセスできるようにメモリマッピング表
を設定し、制御するようにしたことにより、このような
プロセス間の不正なアクセスからの保護を可能としたも
のである。

【０００９】上述の通り、「バッファプールＡ」は、プロ
セスの論理メモリ空間６のうちの６２のみからアクセス
できるようになり、論理メモリ空間６１を利用している
プロセスや論理メモリ空間６３を利用しているプロセス
からのアクセスを保護できるようになる。同様に、「バ
ッファプールＢ」は、プロセスの論理メモリ空間６のう
ちの６１のみからアクセスできるようになり、論理メモ
リ空間６２を利用しているプロセスや論理メモリ空間６
３を利用しているプロセスからのアクセスを保護できる
ようになる。また、「バッファプールＣ」は、プロセスの
論理メモリ空間６のうちの６１と６３からアクセスでき
るようになる。このため、論理メモリ空間６１や６３を
利用しているプロセスでは共有が可能であるが、論理メ
モリ空間６２を利用しているプロセスからのアクセスを
保護できるようになる。なお、上述のバッファプールの
サイズを「ページ」の整数倍とすることで、バッファへの
入出力速度が向上することは言うまでもない。なお、上
記実施例は本発明の一例を示したものであり、本発明は
これに限定されるべきものではないことは言うまでもな
いことである。

【００１０】

【発明の効果】以上、詳細に説明した如く、本発明によ
れば、入出力動作の高速化を可能とするとともに、バッ
ファのプロセス間での保護を可能とするバッファプール
制御方法を実現できるという顕著な効果を奏するもので
ある。

【図面の簡単な説明】

【図１】本発明の一実施例に係る、メモリマッピング表
による実メモリと論理メモリ空間との関係図である。

【図２】実施例におけるメモリアクセスの制御の流れを
示す動作フロー図である。

【図３】従来技術におけるメモリマッピング表による実
メモリと論理メモリ空間との関係を示す図である。

【符号の説明】

４：実メモリ、５：メモリマッピング表、６：論理メモ
リ空間、４０：実メモリ４のバッファプール部分、５
０：メモリマッピング表５の共通な部分、５１，５２，
５３：メモリマッピング表５のプロセス毎の論理メモリ
空間に対応する部分、６０：論理メモリ空間６の共通な
部分、６１，６２，６３：論理メモリ空間６のプロセス
毎に存在する部分。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 仮想記憶機能を有するオペレーティング
   システムにおいて、バッファプールのサイズを「ページ」
   の整数倍とするとともに、必要なプロセスの論理メモリ
   空間のみをアクセスできるようにメモリマッピング表を
   設定し、制御することを特徴とするバッファプール制御
   方法。