JPH039478B2 - - Google Patents
Info
- Publication number
- JPH039478B2 JPH039478B2 JP59269375A JP26937584A JPH039478B2 JP H039478 B2 JPH039478 B2 JP H039478B2 JP 59269375 A JP59269375 A JP 59269375A JP 26937584 A JP26937584 A JP 26937584A JP H039478 B2 JPH039478 B2 JP H039478B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- sound waveform
- signal
- musical sound
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、周期性を有する楽音波形をデイジ
タル的に処理する場合に用いられる電子楽器の楽
音波形処理装置に関する。
タル的に処理する場合に用いられる電子楽器の楽
音波形処理装置に関する。
アナログ楽音信号を逐次サンプリングしてデイ
ジタルサンプリングデータに変換し処理する技術
は、近年、電子楽器の分野において広く用いられ
ている。
ジタルサンプリングデータに変換し処理する技術
は、近年、電子楽器の分野において広く用いられ
ている。
ところで、この種の技術において特に重要な点
は、扱うべきデイジタルデータのビツト数をいか
に少くするか（いかにデータ圧縮をするか）とい
う点であり、このため種々のデータ圧縮方法が考
えられている。
は、扱うべきデイジタルデータのビツト数をいか
に少くするか（いかにデータ圧縮をするか）とい
う点であり、このため種々のデータ圧縮方法が考
えられている。
第７図はデータ圧縮回路の一般的構成を示す図
である。この図においては、１はデイジタルサン
プリングデータSDが逐次供給される入力端子、
２は予測値発生回路である。この予測値発生回路
２は、過去のサンプリングデータSDから現在の
サンプリングデータSDの値を予測し、この予測
結果を予測値Ｙとして減算器３へ出力する。減算
器３は現在のサンプリングデータSDから予測値
Ｙを減算し、この減算結果をデータＤとしてコー
ダ４へ出力する。ここで、予測値Ｙは現在のサン
プリングデータSDに近い値であり、したがつて、
減算器３の出力データＤの値はサンプリングデー
タSDの値よりはるかに小さい値となり、そのビ
ツト数も少くなる。すなわち、予測値発生回路２
および減算器３からなるデータ圧縮回路５によつ
てデータ圧縮が行われる。そして、この圧縮され
たデータＤがコーダ５において例えばハフマンコ
ード、シヤノンフアノコード等に変換され、これ
により更にデータ圧縮が行われ、出力端子６から
出力される。出力端子６から出力されたデータ
は、例えば他所へ伝送され、あるいはメモリに記
憶される。
である。この図においては、１はデイジタルサン
プリングデータSDが逐次供給される入力端子、
２は予測値発生回路である。この予測値発生回路
２は、過去のサンプリングデータSDから現在の
サンプリングデータSDの値を予測し、この予測
結果を予測値Ｙとして減算器３へ出力する。減算
器３は現在のサンプリングデータSDから予測値
Ｙを減算し、この減算結果をデータＤとしてコー
ダ４へ出力する。ここで、予測値Ｙは現在のサン
プリングデータSDに近い値であり、したがつて、
減算器３の出力データＤの値はサンプリングデー
タSDの値よりはるかに小さい値となり、そのビ
ツト数も少くなる。すなわち、予測値発生回路２
および減算器３からなるデータ圧縮回路５によつ
てデータ圧縮が行われる。そして、この圧縮され
たデータＤがコーダ５において例えばハフマンコ
ード、シヤノンフアノコード等に変換され、これ
により更にデータ圧縮が行われ、出力端子６から
出力される。出力端子６から出力されたデータ
は、例えば他所へ伝送され、あるいはメモリに記
憶される。
第８図は第７図の回路によつて圧縮されたデー
タを復調する復調回路の構成を示す図であり、入
力端子７へ供給されたデータは、コーダ５と逆の
変換を行うデコーダ８によつてデータＤに戻さ
れ、次いで加算器９および予測値発生回路２から
構成される復調回路１０によつてサンプリングデ
ータSDに戻される。
タを復調する復調回路の構成を示す図であり、入
力端子７へ供給されたデータは、コーダ５と逆の
変換を行うデコーダ８によつてデータＤに戻さ
れ、次いで加算器９および予測値発生回路２から
構成される復調回路１０によつてサンプリングデ
ータSDに戻される。
第９図は第７図のデータ圧縮回路５の最も簡単
な構成例を示す図であり、この回路によるデータ
圧縮方法はDPCM（Differential Pulse Code
Modulation）と呼ばれる。この回路において、
符号１２は入力データを１サンプルタイム遅延さ
せる遅延要素であり、例えばＤ型フリツプフロツ
プが用いられる。第１０図に第９図の回路によつ
て圧縮されたデータを復調する復調回路の構成を
示す。なお、以下、第９図、第１０図の回路を
各々DPCM圧縮回路１３、DPCM復調回路１４
と称する。ところで、もとの信号（楽音信号等）
が滑らかな波形の信号である場合は、第９図に示
す回路を、第１１図に示すように多段接続するこ
とによつて、より大きなデータ圧縮効率を得るこ
とができる。なお、第１２図は第１１図の復調回
路である。しかし、第１１図の回路の段数がある
程度以上大きい場合は、いわゆる線形予測法に基
づいてデータ圧縮回路を構成した方がより大きい
圧縮効率を得ることができる。第１３図にその構
成を示し、また第１４図に復調回路の構成を示
す。なお、これらの図においてＭは乗算器、a1
〜anは乗算係数（乗算される値）である。乗算
係数a1〜anは入力データの自己相関列による正
規化方程式を解くことにより求められる。
な構成例を示す図であり、この回路によるデータ
圧縮方法はDPCM（Differential Pulse Code
Modulation）と呼ばれる。この回路において、
符号１２は入力データを１サンプルタイム遅延さ
せる遅延要素であり、例えばＤ型フリツプフロツ
プが用いられる。第１０図に第９図の回路によつ
て圧縮されたデータを復調する復調回路の構成を
示す。なお、以下、第９図、第１０図の回路を
各々DPCM圧縮回路１３、DPCM復調回路１４
と称する。ところで、もとの信号（楽音信号等）
が滑らかな波形の信号である場合は、第９図に示
す回路を、第１１図に示すように多段接続するこ
とによつて、より大きなデータ圧縮効率を得るこ
とができる。なお、第１２図は第１１図の復調回
路である。しかし、第１１図の回路の段数がある
程度以上大きい場合は、いわゆる線形予測法に基
づいてデータ圧縮回路を構成した方がより大きい
圧縮効率を得ることができる。第１３図にその構
成を示し、また第１４図に復調回路の構成を示
す。なお、これらの図においてＭは乗算器、a1
〜anは乗算係数（乗算される値）である。乗算
係数a1〜anは入力データの自己相関列による正
規化方程式を解くことにより求められる。
上述した各データ圧縮回路によれば、有効にデ
ータ圧縮を行うことができるが、電子楽器等の分
野においては、扱われるデータ量が極めて膨大で
あるため、さらに圧縮効率を上げることが望まれ
ている。
ータ圧縮を行うことができるが、電子楽器等の分
野においては、扱われるデータ量が極めて膨大で
あるため、さらに圧縮効率を上げることが望まれ
ている。
そこでこの発明は、周期性を有する楽音波形の
処理において、上述した従来のものよりさらにデ
ータ量を圧縮することができる電子楽器の楽音波
形処理装置を提供することを目的としている。
処理において、上述した従来のものよりさらにデ
ータ量を圧縮することができる電子楽器の楽音波
形処理装置を提供することを目的としている。
第１発明：
周期性を有する楽音波形を１〜ｎ周期遅延させ
た遅延信号を各々出力する遅延手段と、前記各遅
延信号の各々に係数を乗算する乗算手段と、前記
楽音波形から前記係数が乗算された各遅延信号を
それぞれ減算する演算手段とを具備し、前記演算
手段の出力を処理済信号として出力する。
た遅延信号を各々出力する遅延手段と、前記各遅
延信号の各々に係数を乗算する乗算手段と、前記
楽音波形から前記係数が乗算された各遅延信号を
それぞれ減算する演算手段とを具備し、前記演算
手段の出力を処理済信号として出力する。
第２発明：
上記第１発明によつて得られた処理済信号をも
との信号に戻す電子楽器の楽音波形処理装置であ
り、加算手段と、この加算手段の出力を１〜ｎ周
期遅延させた信号を出力する遅延手段と、この遅
延手段の各出力に係数を乗算する乗算手段とを具
備し、前記加算手段は前記処理済信号と前記乗算
手段の各出力とを加算して出力する。
との信号に戻す電子楽器の楽音波形処理装置であ
り、加算手段と、この加算手段の出力を１〜ｎ周
期遅延させた信号を出力する遅延手段と、この遅
延手段の各出力に係数を乗算する乗算手段とを具
備し、前記加算手段は前記処理済信号と前記乗算
手段の各出力とを加算して出力する。
第３発明：
入力端へ供給される信号を所定周期遅延させる
遅延手段と、前記入力端へ供給される信号から前
記遅延手段の出力を減算する減算手段とからなる
信号圧縮回路を複数個縦続接続して構成される。
遅延手段と、前記入力端へ供給される信号から前
記遅延手段の出力を減算する減算手段とからなる
信号圧縮回路を複数個縦続接続して構成される。
第４発明：
上記第３発明によつて圧縮された信号をもとの
信号に戻す電子楽器の楽音波形処理装置であり、
加算手段と、前記加算手段の出力を所定周期遅延
させて前記加算手段の入力端へ供給する遅延手段
とからなる復調回路を前記信号圧縮回路と同数縦
続接続して構成される。
信号に戻す電子楽器の楽音波形処理装置であり、
加算手段と、前記加算手段の出力を所定周期遅延
させて前記加算手段の入力端へ供給する遅延手段
とからなる復調回路を前記信号圧縮回路と同数縦
続接続して構成される。
第１図は第１発明の一実施例による信号処理装
置１６を適用したデータ圧縮回路の構成を示すブ
ロツク図である。この図において、Ｔ１は入力端
子であり、この入力端子Ｔ１へは楽音信号を一定
時間間隔でサンプリングしたデイジタルサンプリ
ングデータSDが逐次供給される。この場合、楽
音信号の１周期間のサンプル点数はｍである。そ
して、入力端子Ｔ１へ供給されたサンプリングデ
ータSDは、DPCM圧縮回路１３によつてデータ
圧縮され、データＤ１として信号処理装置１６へ
供給される。第２図はサンプリングデータSDお
よびデータＤ１の一例をアナログ波形によつて示
した図である。
置１６を適用したデータ圧縮回路の構成を示すブ
ロツク図である。この図において、Ｔ１は入力端
子であり、この入力端子Ｔ１へは楽音信号を一定
時間間隔でサンプリングしたデイジタルサンプリ
ングデータSDが逐次供給される。この場合、楽
音信号の１周期間のサンプル点数はｍである。そ
して、入力端子Ｔ１へ供給されたサンプリングデ
ータSDは、DPCM圧縮回路１３によつてデータ
圧縮され、データＤ１として信号処理装置１６へ
供給される。第２図はサンプリングデータSDお
よびデータＤ１の一例をアナログ波形によつて示
した図である。
信号処理装置１６はデータＤ１を圧縮する回路
であり、予測値発生回路１７と減算器２２とから
構成される。予測値発生回路１７において、１８
−１〜１８−Ｐは各々入力されるデータをｍサン
プルタイム（すなわち、楽音信号の１周期）遅延
させて出力する遅延要素であり、例えばｍステー
ジのシフトレジスタが用いられる。データＤ１は
これらの遅延要素１８−１〜１８−Ｐによつて１
〜Ｐ周期遅延されて乗算器１９−１〜１９−Ｐへ
供給される。乗算器１９−１〜１９−Ｐは各々、
入力されるデータに係数b1〜bPを乗算し、加算
器２０−１，２０−２……へ出力する。加算器２
０−１，２０−２……は乗算器１９−１〜１９−
Ｐの各出力を加算し、この加算結果を予測値Ｙ１
として減算器２２へ出力する。減算器２２はデー
タＤ１から予測値Ｙ１を減算し、この減算結果を
データＤ２としてコーダ４へ出力する。コーダ４
（第７図参照）はデータＤ２をコード変換し、デ
ータＤ３として出力端子Ｔ２へ供給する。この出
力端子Ｔ２に得られるデータＤ３がメモリに記憶
され、あるいは他所へ伝送される。
であり、予測値発生回路１７と減算器２２とから
構成される。予測値発生回路１７において、１８
−１〜１８−Ｐは各々入力されるデータをｍサン
プルタイム（すなわち、楽音信号の１周期）遅延
させて出力する遅延要素であり、例えばｍステー
ジのシフトレジスタが用いられる。データＤ１は
これらの遅延要素１８−１〜１８−Ｐによつて１
〜Ｐ周期遅延されて乗算器１９−１〜１９−Ｐへ
供給される。乗算器１９−１〜１９−Ｐは各々、
入力されるデータに係数b1〜bPを乗算し、加算
器２０−１，２０−２……へ出力する。加算器２
０−１，２０−２……は乗算器１９−１〜１９−
Ｐの各出力を加算し、この加算結果を予測値Ｙ１
として減算器２２へ出力する。減算器２２はデー
タＤ１から予測値Ｙ１を減算し、この減算結果を
データＤ２としてコーダ４へ出力する。コーダ４
（第７図参照）はデータＤ２をコード変換し、デ
ータＤ３として出力端子Ｔ２へ供給する。この出
力端子Ｔ２に得られるデータＤ３がメモリに記憶
され、あるいは他所へ伝送される。
以上の構成において、データＤ１は第２図から
明らかなように周期性を有しており、楽音信号の
周期と等しい周期で変化している。したがつて、
現在のデータＤ１を、１〜Ｐ周期前の各データＤ
１から予測することが可能である。予測値発生回
路１７は上記の鑑点から構成された回路であり、
乗算器１９−１〜１９−Ｐの係数b1〜bPを適切
に決めることにより、現在のデータＤ１に極めて
近に予測値Ｙ１を発生することができる。なお、
遅延要素１８の数が多いほど現在のデータＤ１に
より近い予測値Ｙ１を発生することができる。そ
して、予測値Ｙ１が現在のデータＤ１に近いほど
データＤ２として圧縮効率の高いデータを得るこ
とができる。
明らかなように周期性を有しており、楽音信号の
周期と等しい周期で変化している。したがつて、
現在のデータＤ１を、１〜Ｐ周期前の各データＤ
１から予測することが可能である。予測値発生回
路１７は上記の鑑点から構成された回路であり、
乗算器１９−１〜１９−Ｐの係数b1〜bPを適切
に決めることにより、現在のデータＤ１に極めて
近に予測値Ｙ１を発生することができる。なお、
遅延要素１８の数が多いほど現在のデータＤ１に
より近い予測値Ｙ１を発生することができる。そ
して、予測値Ｙ１が現在のデータＤ１に近いほど
データＤ２として圧縮効率の高いデータを得るこ
とができる。
次に、係数b1〜bPの決定方法について説明す
る。この係数はb1〜bPは統計学上の手法により
決定される。いま、データＤ１の各値を、 y0，y1，y3……yn，yn+1，yn+2… とすると、信号処理装置１６は、 y0，yn，y2n……〓y0，ｌ y1，yn+1，y2n+1……〓y1，ｌ 〓 〓 yn-1，y2n-1，y3n-1……〓yn-1，ｌ なるｍ個の時系列各々に独立に作用している。そ
こで、y0，ｌ〜yn-1，ｌの自己相関列をそれぞ
れ、r0，ｌ〜rn-1，ｌとし、 rln-1 〓k=0 rk，ｌ …(1) として新たな自己相関列を求め、これによる正規
方程式を解くことにより、係数b1〜bPを求める
ことができる。
る。この係数はb1〜bPは統計学上の手法により
決定される。いま、データＤ１の各値を、 y0，y1，y3……yn，yn+1，yn+2… とすると、信号処理装置１６は、 y0，yn，y2n……〓y0，ｌ y1，yn+1，y2n+1……〓y1，ｌ 〓 〓 yn-1，y2n-1，y3n-1……〓yn-1，ｌ なるｍ個の時系列各々に独立に作用している。そ
こで、y0，ｌ〜yn-1，ｌの自己相関列をそれぞ
れ、r0，ｌ〜rn-1，ｌとし、 rln-1 〓k=0 rk，ｌ …(1) として新たな自己相関列を求め、これによる正規
方程式を解くことにより、係数b1〜bPを求める
ことができる。
すなわち、まず、自己相関列を次のようにして
求める。最初に、入力列yoを次のように分解す
る。
求める。最初に、入力列yoを次のように分解す
る。
y0,l(l=0,1,…L)y0，yn，y2n…yLn
y1,l(l=0,1,…L)＝y1，yn+1，y2n+1……yLn+1
〓
〓
yn-1,l(l=0,1,…L)＝yn-1，y2n-1，y3n-1…y(L+1)n-1(2
) 次に、自己相関列を各々について計算し、その
和を真の自己相関r〓oとする。
) 次に、自己相関列を各々について計算し、その
和を真の自己相関r〓oとする。
ri,o＝L-o
〓i=0
yi,l・yi,l+o（ｉ＝０，１，…ｍ−１）……(3)
r〓o＝n-1
〓i=0
ri,o …(4)
データＤ２を最小とする係数b1〜bPは次の正
規方程式を解くことにより得ることができる。
規方程式を解くことにより得ることができる。
なお、以上の手順は次の手順と等価である。ま
ずroを、 ro＝N 〓m=0 yn，yn+o …(6) なる式に基づいて求める。次にroを、 ro＝rno（ｎ＝１，２……Ｐ） …(7) なる式に基づいて求める。
ずroを、 ro＝N 〓m=0 yn，yn+o …(6) なる式に基づいて求める。次にroを、 ro＝rno（ｎ＝１，２……Ｐ） …(7) なる式に基づいて求める。
また、正定な自己相関列の線型和は正定である
ことが知られているので、係数b1〜bPによる復
調系（第３図参照）もまた安定である。
ことが知られているので、係数b1〜bPによる復
調系（第３図参照）もまた安定である。
次に、第２発明の実施例について説明する。第
３図は、第１図の回路によつて圧縮されたデータ
Ｄ３をもとのサンプリングデータSDに戻す復調
回路の構成を示す図である。この図において、Ｔ
３は入力端子であり、この入力端Ｔ３へは、デー
タＤ３が、第１図の出力端子Ｔ２から出力された
時と同一の順序で、かつ、同一のタイミングで逐
次供給される。そして、このデータＤ３がデコー
ダ８によりデータＤ２に逆変換され、第２発明の
実施例による信号処理装置３０へ逐次供給され
る。信号処理装置３０は、データＤ２をデータＤ
１に復調する回路であり、加算器３１と、第１図
のものと全く同一構成による予測値発生回路１７
とから構成されている。この信号処理装置３０の
基本構成は、第８図の加算器９および予測値発生
回路２から構成される復調回路と同じであり、デ
ータＤ２はこの信号処理装置３０によつてデータ
Ｄ１に復調され、DPCM復調回路１４へ供給さ
れる。DPCM復調回路１４は、データＤ１をサ
ンプリングデータSDに復調し、出力端子Ｔ４へ
供給する。
３図は、第１図の回路によつて圧縮されたデータ
Ｄ３をもとのサンプリングデータSDに戻す復調
回路の構成を示す図である。この図において、Ｔ
３は入力端子であり、この入力端Ｔ３へは、デー
タＤ３が、第１図の出力端子Ｔ２から出力された
時と同一の順序で、かつ、同一のタイミングで逐
次供給される。そして、このデータＤ３がデコー
ダ８によりデータＤ２に逆変換され、第２発明の
実施例による信号処理装置３０へ逐次供給され
る。信号処理装置３０は、データＤ２をデータＤ
１に復調する回路であり、加算器３１と、第１図
のものと全く同一構成による予測値発生回路１７
とから構成されている。この信号処理装置３０の
基本構成は、第８図の加算器９および予測値発生
回路２から構成される復調回路と同じであり、デ
ータＤ２はこの信号処理装置３０によつてデータ
Ｄ１に復調され、DPCM復調回路１４へ供給さ
れる。DPCM復調回路１４は、データＤ１をサ
ンプリングデータSDに復調し、出力端子Ｔ４へ
供給する。
次に、第３発明の実施例を第４図を参照して説
明する。第４図において、入力端子Ｔ１へ供給さ
れたサンプリングデータSDは、DPCM圧縮回路
１３，１３によつて圧縮され、データＤ４として
第３発明の実施例による信号処理装置４０へ供給
される。この信号処理装置４０はデータＤ４をさ
らに圧縮し、データＤ５として出力するもので、
減算器４１とｍサンプルタイムの遅延要素４２と
からなる圧縮回路４３を複数個縦続接続してなる
ものである。ここで、もとの信号（楽音信号等）
が周期性を有するならば、データＤ４にも周期性
が残つており、したがつて、遅延要素４２が予測
値発生回路として動作し、圧縮回路４３によるデ
ータ圧縮が可能となる。そして、この圧縮回路４
３を複数個縦続接続すれば、さらにデータ圧縮を
行うことができる。この信号処理装置４０から出
力されたデータＤ５は、コーダ４によつてコード
変換され、データＤ６として出力端子Ｔ２へ供給
される。
明する。第４図において、入力端子Ｔ１へ供給さ
れたサンプリングデータSDは、DPCM圧縮回路
１３，１３によつて圧縮され、データＤ４として
第３発明の実施例による信号処理装置４０へ供給
される。この信号処理装置４０はデータＤ４をさ
らに圧縮し、データＤ５として出力するもので、
減算器４１とｍサンプルタイムの遅延要素４２と
からなる圧縮回路４３を複数個縦続接続してなる
ものである。ここで、もとの信号（楽音信号等）
が周期性を有するならば、データＤ４にも周期性
が残つており、したがつて、遅延要素４２が予測
値発生回路として動作し、圧縮回路４３によるデ
ータ圧縮が可能となる。そして、この圧縮回路４
３を複数個縦続接続すれば、さらにデータ圧縮を
行うことができる。この信号処理装置４０から出
力されたデータＤ５は、コーダ４によつてコード
変換され、データＤ６として出力端子Ｔ２へ供給
される。
次に、第４発明の実施例を第５図を参照して説
明する。第５図は第４図の回路によつて圧縮され
たデータＤ６を復調する復調回路の構成を示す図
であり、入力端子Ｔ３へ供給されたデータＤ６は
デコーダ８によつてデータＤ５に戻され、第４発
明の実施例による信号処理装置４５へ供給され
る。信号処理装置４５は、加算器４６と、ｍサン
プルタイムの遅延要素４７とからなる復調回路４
８を、第４図の圧縮回路４３の個数と等しい数だ
け縦続接続したもので、データＤ５をデータＤ４
に復調して出力する。出力されたデータＤ４は、
DPCM復調回路１４，１４によりもとのサンプ
リングデータSDに戻され、出力端子Ｔ４へ供給
される。
明する。第５図は第４図の回路によつて圧縮され
たデータＤ６を復調する復調回路の構成を示す図
であり、入力端子Ｔ３へ供給されたデータＤ６は
デコーダ８によつてデータＤ５に戻され、第４発
明の実施例による信号処理装置４５へ供給され
る。信号処理装置４５は、加算器４６と、ｍサン
プルタイムの遅延要素４７とからなる復調回路４
８を、第４図の圧縮回路４３の個数と等しい数だ
け縦続接続したもので、データＤ５をデータＤ４
に復調して出力する。出力されたデータＤ４は、
DPCM復調回路１４，１４によりもとのサンプ
リングデータSDに戻され、出力端子Ｔ４へ供給
される。
なお、上述した第１図、第４図の回路において
は、デイジタルサンプリングデータSDをデータ
圧縮しているが、DPCM圧縮回路１３、信号処
理装置１６，４０をアナログ回路で構成し、もと
のアナログ信号をこれらの回路によつてデータ圧
縮した後デイジタルデータに変換するようにして
もよい。
は、デイジタルサンプリングデータSDをデータ
圧縮しているが、DPCM圧縮回路１３、信号処
理装置１６，４０をアナログ回路で構成し、もと
のアナログ信号をこれらの回路によつてデータ圧
縮した後デイジタルデータに変換するようにして
もよい。
次に、上述した実施例の応用例について説明す
る。第６図は第３図に示す回路を適用した電子楽
器の構成例を示すブロツク図である。この図にお
いて、メモリＭには、楽音信号の立上りから終了
に至るまでの全波形をサンプリングしたサンプリ
ングデータを、第１図の回路によつて圧縮したデ
ータ（以下、楽音データと称する）が、各音色
（ピアノ音、フルート音等）毎に、かつ各音高毎
に記憶されている。そして、音色選択部５０によ
つていずれかの音色が選択されると、音色選択部
５０の出力データTCによつて、その音色に対応
する楽音データが記憶されているメモリＭの記憶
エリアが指定される。次に、鍵盤５１のいずれか
の鍵が押下されると、押鍵検出部５２がこれを検
知し、押下された鍵のキーコードKCを出力する
と共に、キーオン信号KONを出力する。このキ
ーオン信号KONは同鍵が押下されている間“１”
信号を続ける。アドレス発生器５３は、押鍵検出
部５２から出力されたキーコードKCを対応する
アドレスデータAD１に変換してメモリＭへ出力
し、また、キーオン信号KONが“１”信号に立
上つた時点以降、０，１，２……と逐次変化する
アドレスデータADDをメモリＭへ出力する。ア
ドレスデータAD１がメモリＭへ供給されると、
前述したデータTCによつて指定されている記憶
エリア内のアドレスデータAD１に対応する領域
が指定される。この領域は、音色選択部５０によ
つて選択された音色を有し、押鍵検出部５２から
出力されたキーコードKCの音高を有する楽音デ
ータが記憶されている領域である。そして、アド
レスデータADDがメモリＭへ供給されると、該
領域の相対アドレス０番地内の楽音データから順
次読出され、楽音再生部５４へ順次供給される。
楽音再生部５４は、第３図と同一の回路であり、
楽音データが順次供給されると、その出力端から
サンプリングデータSDを出力し、サウンドシス
テム５５へ供給する。サウンドシステム５５は、
供給されたサンプリングデータSDをアナログ信
号に変換し、スピーカから楽音として発音する。
る。第６図は第３図に示す回路を適用した電子楽
器の構成例を示すブロツク図である。この図にお
いて、メモリＭには、楽音信号の立上りから終了
に至るまでの全波形をサンプリングしたサンプリ
ングデータを、第１図の回路によつて圧縮したデ
ータ（以下、楽音データと称する）が、各音色
（ピアノ音、フルート音等）毎に、かつ各音高毎
に記憶されている。そして、音色選択部５０によ
つていずれかの音色が選択されると、音色選択部
５０の出力データTCによつて、その音色に対応
する楽音データが記憶されているメモリＭの記憶
エリアが指定される。次に、鍵盤５１のいずれか
の鍵が押下されると、押鍵検出部５２がこれを検
知し、押下された鍵のキーコードKCを出力する
と共に、キーオン信号KONを出力する。このキ
ーオン信号KONは同鍵が押下されている間“１”
信号を続ける。アドレス発生器５３は、押鍵検出
部５２から出力されたキーコードKCを対応する
アドレスデータAD１に変換してメモリＭへ出力
し、また、キーオン信号KONが“１”信号に立
上つた時点以降、０，１，２……と逐次変化する
アドレスデータADDをメモリＭへ出力する。ア
ドレスデータAD１がメモリＭへ供給されると、
前述したデータTCによつて指定されている記憶
エリア内のアドレスデータAD１に対応する領域
が指定される。この領域は、音色選択部５０によ
つて選択された音色を有し、押鍵検出部５２から
出力されたキーコードKCの音高を有する楽音デ
ータが記憶されている領域である。そして、アド
レスデータADDがメモリＭへ供給されると、該
領域の相対アドレス０番地内の楽音データから順
次読出され、楽音再生部５４へ順次供給される。
楽音再生部５４は、第３図と同一の回路であり、
楽音データが順次供給されると、その出力端から
サンプリングデータSDを出力し、サウンドシス
テム５５へ供給する。サウンドシステム５５は、
供給されたサンプリングデータSDをアナログ信
号に変換し、スピーカから楽音として発音する。
なお、ビブラート等のピツチ変化を発生楽音に
付ける場合は、アドレスデータADDの出力タイ
ミングを変化させればよい。この場合、楽音再生
部５４内のデータ処理もアドレスデータADDの
変化タイミングに同期させる。また、楽音データ
を各音高毎に記憶させるのではなく、全音高共通
に１組の楽音データを記憶させ、あるいは複数の
音高毎に各１組の楽音・データを記憶させる場合
は、アドレスデータADDの変化タイミングを、
キーコードKCに対応する速度とすればよい。
付ける場合は、アドレスデータADDの出力タイ
ミングを変化させればよい。この場合、楽音再生
部５４内のデータ処理もアドレスデータADDの
変化タイミングに同期させる。また、楽音データ
を各音高毎に記憶させるのではなく、全音高共通
に１組の楽音データを記憶させ、あるいは複数の
音高毎に各１組の楽音・データを記憶させる場合
は、アドレスデータADDの変化タイミングを、
キーコードKCに対応する速度とすればよい。
以上説明したように、第１〜４発明によれば、
周期性のある信号をデイジタル的に処理する場合
において、処理すべきデイジタルデータのデータ
量（ビツト数）を従来のものより大幅に減らすこ
とができる効果が得られる。
周期性のある信号をデイジタル的に処理する場合
において、処理すべきデイジタルデータのデータ
量（ビツト数）を従来のものより大幅に減らすこ
とができる効果が得られる。
第１図は第１発明の一実施例を適用したデータ
圧縮回路の構成を示すブロツク図、第２図は第１
図におけるデータSDおよびＤ１の一例をアナロ
グ波形によつて示した図、第３図は第２発明の一
実施例を適用したデータ復調回路の構成を示すブ
ロツク図、第４図は第３発明の一実施例を適用し
たデータ圧縮回路の構成を示すブロツク図、第５
図は第４発明の一実施例を適用したデータ復調回
路の構成を示すブロツク図、第６図は第１図およ
び第３図の回路の応用例を示すブロツク図、第７
図はデータ圧縮回路の一般的構成を示すブロツク
図、第８図は第７図に対応するデータ復調回路の
構成を示すブロツク図、第９図、第１０図は各々
DPCM圧縮回路、DPCM復調回路の構成を示す
図、第１１図は他のデータ圧縮回路の構成例を示
すブロツク図、第１２図は第１１図に対応する復
調回路の構成を示すブロツク図、第１３図は線形
予測法に基づくデータ圧縮回路の構成を示すブロ
ツク図、第１４図は第１３図に対応する復調回路
の構成を示すブロツク図である。 １６，３０，４０，４５……信号処理装置、１
７……予測値発生回路、１８−１〜１８−Ｐ……
遅延要素、１９−１〜１９−Ｐ……乗算器、２０
−１，２０−２……加算器、２２……減算器、３
１……加算器、４１……減算器、４２……遅延要
素、４３……データ圧縮回路、４６……加算器、
４７……遅延要素、４８……データ復調回路。
圧縮回路の構成を示すブロツク図、第２図は第１
図におけるデータSDおよびＤ１の一例をアナロ
グ波形によつて示した図、第３図は第２発明の一
実施例を適用したデータ復調回路の構成を示すブ
ロツク図、第４図は第３発明の一実施例を適用し
たデータ圧縮回路の構成を示すブロツク図、第５
図は第４発明の一実施例を適用したデータ復調回
路の構成を示すブロツク図、第６図は第１図およ
び第３図の回路の応用例を示すブロツク図、第７
図はデータ圧縮回路の一般的構成を示すブロツク
図、第８図は第７図に対応するデータ復調回路の
構成を示すブロツク図、第９図、第１０図は各々
DPCM圧縮回路、DPCM復調回路の構成を示す
図、第１１図は他のデータ圧縮回路の構成例を示
すブロツク図、第１２図は第１１図に対応する復
調回路の構成を示すブロツク図、第１３図は線形
予測法に基づくデータ圧縮回路の構成を示すブロ
ツク図、第１４図は第１３図に対応する復調回路
の構成を示すブロツク図である。 １６，３０，４０，４５……信号処理装置、１
７……予測値発生回路、１８−１〜１８−Ｐ……
遅延要素、１９−１〜１９−Ｐ……乗算器、２０
−１，２０−２……加算器、２２……減算器、３
１……加算器、４１……減算器、４２……遅延要
素、４３……データ圧縮回路、４６……加算器、
４７……遅延要素、４８……データ復調回路。
Claims (1)
- 【特許請求の範囲】 １ 周期性を有する楽音波形を処理する電子楽器
の楽音波形処理装置において、 前記楽音波形を１〜ｎ周期遅延させた遅延信号
を各々出力する遅延手段と、 前記各遅延信号の各々に係数を乗算する乗算手
段と、 前記楽音波形から前記係数が乗算された各遅延
信号をそれぞれ減算する演算手段と を具備し、前記演算手段の出力を処理済信号とし
て出力することを特徴とする電子楽器の楽音波形
処理装置。 ２ 周期性を有する楽音波形を１〜ｎ周期遅延さ
せて複数の遅延信号を得、これらの遅延信号の
各々に係数を乗算した後、前記楽音波形から減算
して得た処理済信号をもとの楽音波形に戻す電子
楽器の楽音波形処理装置において、 加算手段と、 前記加算手段の出力を１〜ｎ周期遅延させた信
号を出力する遅延手段と、 前記遅延手段の各出力に係数を乗算する乗算手
段と を具備し、前記加算手段は前記処理済信号と前記
乗算手段の各出力とを加算するようにしてなる電
子楽器の楽音波形処理装置。 ３ 周期性を有する楽音波形を処理する電子楽器
の楽音波形処理装置において、入力端へ供給され
る信号を所定周期遅延させる遅延手段と、前記入
力端へ供給される信号から前記遅延手段の出力を
減算する減算手段とからなる信号圧縮回路を複数
個縦続接続してなる電子楽器の楽音波形処理装
置。 ４ 入力端へ供給される信号を所定周期遅延させ
る遅延手段と、前記入力端へ供給される信号から
前記遅延手段の出力を減算する減算手段とからな
る信号圧縮回路を複数個縦続接続してなる装置に
よつて圧縮処理された信号をもとの信号に戻す電
子楽器の楽音波形処理装置において、加算手段
と、前記加算手段の出力を所定周期遅延させて前
記加算手段の入力端へ供給する遅延手段とからな
る復調回路を前記信号圧縮回路と同数縦続接続し
てなる電子楽器の楽音波形処理装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269375A JPS61146020A (ja) | 1984-12-20 | 1984-12-20 | 電子楽器の楽音波形処理装置 |
| US06/784,842 US4781096A (en) | 1984-10-09 | 1985-10-04 | Musical tone generating apparatus |
| EP85112743A EP0177934B1 (en) | 1984-10-09 | 1985-10-08 | Musical tone generating apparatus |
| DE8585112743T DE3585125D1 (de) | 1984-10-09 | 1985-10-08 | Musiktonerzeugungsvorrichtung. |
| SG1895A SG1895G (en) | 1984-10-09 | 1995-01-07 | Musical tone generating apparatus |
| HK134595A HK134595A (en) | 1984-10-09 | 1995-08-24 | Musical tone generating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269375A JPS61146020A (ja) | 1984-12-20 | 1984-12-20 | 電子楽器の楽音波形処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61146020A JPS61146020A (ja) | 1986-07-03 |
| JPH039478B2 true JPH039478B2 (ja) | 1991-02-08 |
Family
ID=17471522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59269375A Granted JPS61146020A (ja) | 1984-10-09 | 1984-12-20 | 電子楽器の楽音波形処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61146020A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04252471A (ja) * | 1991-01-28 | 1992-09-08 | Matsushita Electric Ind Co Ltd | ディスク及びディスク再生装置 |
| JPH05119928A (ja) * | 1991-10-30 | 1993-05-18 | Tokyo Electric Co Ltd | 固定磁気デイスク装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53119656A (en) * | 1977-03-29 | 1978-10-19 | Nippon Telegr & Teleph Corp <Ntt> | Forecast coding equipment |
| JPS5448471A (en) * | 1977-09-26 | 1979-04-17 | Nippon Telegr & Teleph Corp <Ntt> | Coding system |
-
1984
- 1984-12-20 JP JP59269375A patent/JPS61146020A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61146020A (ja) | 1986-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4633748A (en) | Electronic musical instrument | |
| US4246823A (en) | Waveshape generator for electronic musical instruments | |
| US7612281B2 (en) | Reverberation effect adding device | |
| JP2623942B2 (ja) | 楽音信号発生装置 | |
| JPH0631968B2 (ja) | 楽音信号発生装置 | |
| EP0177934B1 (en) | Musical tone generating apparatus | |
| JPS6140119B2 (ja) | ||
| US4349699A (en) | Speech synthesizer | |
| JPS61146020A (ja) | 電子楽器の楽音波形処理装置 | |
| JPH039474B2 (ja) | ||
| JP2725524B2 (ja) | 波形データの圧縮方法および波形データの再生装置 | |
| JP2790160B2 (ja) | 波形生成装置および波形記憶装置 | |
| JPH039477B2 (ja) | ||
| JPH039475B2 (ja) | ||
| JP3200940B2 (ja) | 楽音制御装置 | |
| JPH0560118B2 (ja) | ||
| JPS6063593A (ja) | 電子楽器における波形発生装置 | |
| JP2897377B2 (ja) | 波形信号形成装置 | |
| JPH0652480B2 (ja) | 電子楽器の入力装置 | |
| JP2770565B2 (ja) | 楽音合成装置 | |
| JPS62127797A (ja) | 電子楽器 | |
| JP2814939B2 (ja) | 波形処理装置 | |
| JPH07244487A (ja) | 楽音信号発生装置 | |
| JP2800623B2 (ja) | 係数記憶方法及び楽音波形発生装置 | |
| JPH033236B2 (ja) |