JPH039474B2

JPH039474B2 -

Info

Publication number: JPH039474B2
Application number: JP59212381A
Authority: JP
Inventors: Hideo Suzuki
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1984-10-09
Filing date: 1984-10-09
Publication date: 1991-02-08
Also published as: JPS6190523A

Description

【発明の詳細な説明】

〔産業上の利用分野〕この発明は、楽音波形を表わすデイジタルサン
プリングデータを該サンプリングデータより少数
ビツトのデイジタルデータに変換して処理する場
合に用いられる電子楽器の楽音波形処理装置装置
に関する。〔従来技術〕楽音波形をサンプリングしてデイジタルサンプ
リングデータに変換し、メモリに記憶させる処理
は、近年の電子楽器において広く用いられてい
る。〔発明が解決しようとする問題点〕ところで、このようなデータ処理技術における
最大の問題点はデータ量が膨大になることであ
り、例えば自然楽器（ピアノ等）の楽器波形をデ
イジタルサンプリングデータに変換してメモリに
記憶させる場合、このメモリの容量が極めて大き
くなる。そこで、従来からサンプリングデータの
ビツト数を圧縮する方法が各種考えられており、
例えばDM（デジタ変調）方式、ADM（適応デル
タ変調）方式、DPCM（差分パルス符号変調）方
式等が知られている。この発明は周期性を有する楽音波形の処理にお
いて、上述した従来の方法よりさらにデータ量を
圧縮することができる電子楽器の楽音波形処理装
置を提供することを目的とする。〔問題を解決するための手段〕第１発明は、波形をサンプリングしたサンプリ
ングデータと、複数のサンプリングデータから算
出した予測データとの差として残差データを求
め、さらに、この残差データと上記波形の所定周
期前のサンプル点における上記残差データとの差
を算出して、上記サンプリングデータを圧縮した
デイジタルデータを得る。第２発明は、上記第１発明に相当する変換手段
と、圧縮されたデイジタルデータをもとのサンプ
リングデータに戻す逆変換手段とを有して構成さ
れる。この場合、逆変換手段は、圧縮されたデイ
ジタルデータと所定周期前の旧残差データとを加
算し、この加算結果を現在残差データとして出力
する演算手段と、前記現在残差データを前記所定
周期に相当する時間遅延した後前記演算手段へ旧
残差データとして出力する遅延手段と、前記現在
残差データから前記サンプリングデータを再生す
るサンプリングデータ再生手段とを有して構成さ
れる。〔作用〕予測データはサンプリングデータに近い値のデ
ータであり、したがつてサンプリングデータと予
測データとの差である残差データはサンプリング
データに比較し、小さな値のデータとなる。ま
た、周期波形においては、あるサンプリング時点
における残差データと、所定周期（例えば１周
期）前のサンプリング時点における残差データと
が各々極めて近い値のデータとなる。この結果、
これらの残差データの差はサンプリングデータに
比較し、はるかに小さい値となり、したがつて、
そのビツト数も極めて少ないビツト数で済む。〔実施例〕以下、図面を参照しこの発明の一実施例につい
て説明する。第１図イおよびロは共にこの発明の
一実施例の構成を示すブロツク図である。また、
第２図イ，ロは同実施例の基礎となつた回路を示
す図であり、第１図イ，ロに示す実施例は第２図
イ，ロに示す回路を改良したものである。以下、まず第２図の回路から説明する。第２図
イは自然楽器の楽音信号（アナログ信号）Ｆ（ｔ）
をサンプリングした後データ圧縮してメモリＭに
書込むデータ書込み回路の構成を示し、また、同
図ロはメモリＭ内のデータを読出して楽音信号Ｆ
（ｔ）を発生する楽音信号発生回路の構成を示す。第２図イにおいて、符号１はADC（アナログ／
デイジタル変換器）であり、自然楽器の楽音信号
Ｆ（ｔ）をクロツクパルスφのタイミングで順次
サンプリングし、このサンプリングしたデータ
（アナログデータ）をデイジタルサンプリングデ
ータＦ（ｎ）に変換して順次主力する。予測デー
タ発生回路２はサンプリングデータＦ（ｎ）に基
づいて予測データFY（ｎ）を発生し、減算回路３
へ出力する。ここで、予測データFY（ｎ）は一例
として、 FY（ｎ）＝｛Ｆ（ｎ−１）＋Ｆ（ｎ＋１）｝／２……
(1) なる式に基づいて作成される。すなわち、いま第
３図に示す曲線を楽音信号Ｆ（ｔ）とすれば、図
に示す時刻ｔ（ｎ−１），ｔ（ｎ），ｔ（ｎ＋１），ｔ
（ｎ＋２）において各々、ADC１からサンプリン
グデータＦ（ｎ−１），Ｆ（ｎ），Ｆ（ｎ＋１），Ｆ
（ｎ＋２）が各々出力される。予測データ発生回
路２は、時刻ｔ（ｎ＋１）において、サンプリン
グデータＦ（ｎ−１）とその時点で供給されたサ
ンプリングデータＦ（ｎ＋１）とを加算し、この
加算結果を「２」で割ることにより予測データ
FY（ｎ）を作成し、出力する。同様に、時刻ｔ
（ｎ＋２）において、サンプリングデータＦ（ｎ）
と、Ｆ（ｎ＋２）から予測データFY（ｎ＋１）を
作成し、出力する。減算回路３は、サンプリング
データＦ（ｎ）をクロツクパルスφの１ビツトタ
イム遅延させ、この遅延させたデータから予測デ
ータFY（ｎ）を減算して残差データＤ（ｎ）を作
成する。すなわち、この減算回路３は時刻ｔ（ｎ
＋１）において、Ｄ（ｎ）＝Ｆ（ｎ）−FY（ｎ）……(2) なる演算により残差データＤ（ｎ）を作成し、出
力する。ここで、残差データＤ（ｎ）は、第３図
からも明らかなようにサンプリングデータＦ（ｎ）
に比較しはるかに小さい値であり、したがつて、
そのビツト数もサンプリングデータＦ（ｎ）のビ
ツト数より少いビツト数で済む。しかして、上述した残差データＤ（ｎ）がメモ
リＭ内に順次書込まれる。次に、第２図ロにおいて、符号５はメモリＭか
ら残差データＤ（ｎ）を読出し、この読出したデ
ータＤ（ｎ）に基づいてサンプリングデータＦ
（ｎ）を再生するサンプリングデータ再生回路で
ある。以下、この回路５について説明する。前述
した第(1)式を第(2)式に代入すれば、Ｄ（ｎ）＝Ｆ（ｎ）−｛Ｆ（ｎ−１）＋Ｆ（ｎ＋
１）｝／２……(3) なる式が得られる。この第(3)式を変形すれば、Ｆ（ｎ＋１）＝２｛Ｆ（ｎ）−Ｄ（ｎ）｝−Ｆ（ｎ−
１）
……(4) なる式が得られる。サンプリングデータ再生回路
５は、この第(4)式に基づいてサンプリングデータ
Ｆ（ｎ）の再生を行う。すなわち、いま、サンプ
リングデータ再生回路５内にサンプリングデータ
Ｆ（ｎ）の初期値Ｆ（０）およびＦ（１）が予め記
憶されているとする。再生回路５は、まず、初期
値Ｆ（０）およびＦ（１）をクロツクパルスφに従
つて順次出力し、そしてメモリＭから読出された
残差データＤ（１）に基づき第(4)式の演算を行う。
すなわちデータＦ（１）からデータＤ（１）を減算
し、この演算結果に「２」を乗算し、この乗算結
果からデータＦ（０）を減算する。以上の演算に
より、サンプリングデータＦ（２）が得られる。
再生回路５は、このようにして得られたサンプリ
ングデータＦ（２）を初期値Ｆ（０）およびＦ（１）
に続いてDAC（デイジタル／アナログ変換器）６
へ出力する。次いで、再生回路５は、クロツクパ
ルスφの１ビツトタイムが経過した時点で、メモ
リＭから読出された残差データＤ（２）に基づき
第(4)式の演算を行い、これにより得られたサンプ
リングデータＦ（３）をDAC６へ出力する。以下
同様の過程が繰返えされ、これによりサンプリン
グデータＦ（ｎ）が順次DAC６へ供給される。
DAC６は、順次供給されるサンプリングデータ
Ｆ（ｎ）をアナログ信号に変換し、出力する。こ
のようにして、楽音信号Ｆ（ｔ）と同一の信号
（但し、量子化誤差は存在する）がDAC６から出
力される。以上が第２図イ，ロに示す回路の詳細である。
次に、第１図イ，ロに示すこの発明の一実施例に
ついて説明する。この実施例は、前述したように
第２図イ，ロに示す回路を改良したもので、その
改良点は次の２点である。第１点：自然楽器の楽音波形は周期性を有している。第
１の改良点はこの周期性に着目してなされたもの
で、第２図の回路においては、メモリＭに残差デ
ータＤ（ｎ）をそのまま記憶させたが、この実施
例においては、メモリＭに、その残差データＤ
（ｎ）と１周期前の残差データＤ（ｎ）との差（以
下、残差差データＥ（ｎ）と称す）を記憶させて
いる。以下、詳細に説明する。いま、第４図に示
す波形を自然楽器の楽音信号Ｆ（ｔ）の波形とし、
また、時刻ｔ（０，０）を楽音発生開始時刻とす
る。この場合、第１周期T1のあるサンプル点時
刻ｔ（Ｋ）₁における残差データＤ（Ｋ）₁と、第２周
期T2の、時刻ｔ（Ｋ）₁に対応する（同一位相の）
サンプル点時刻ｔ（Ｋ）₂における残差データＤ
（Ｋ）₂との差は極めてわずかである。同様に時刻
ｔ（Ｋ）₂における残差データＤ（Ｋ）₂と時刻ｔ（Ｋ）
₃における残差データＤ（Ｋ）₃との差も極めてわず
かである。そこで、第１図に示す実施例において
は、算出した残差データＤ（ｎ）から、１周期前
の対応するサンプ点における残差データＤ（ｎ）
を減算し、この減算結果、すなわち、残差差デー
タＥ（ｎ）をメモリＭに書込むようになつている
（第４図参照）。なお、第１周期T1においては、
１周期前の残差データＤ（ｎ）が存在しないので、
残差差データＥ（ｎ）₁は残差データＤ（ｎ）₁と同一
のデータとなる。しかして、残差差データＥ（ｎ）の値は残差デ
ータＤ（ｎ）の値よりはるかに小さく、したがつ
てメモリＭに記憶させるデータ量を第２図の回路
よりさらに少くすることができる。なお、残差差
データＥ（ｎ）からサンプリングデータＦ（ｎ）を
再生するのは、後述するように簡単な回路によつ
て実現できる。第２点：第２の改良点は、予測データFY（ｎ）の算出方
法である。すなわち、第２図の回路においては、
予測データFY（ｎ）を２個のサンプリングデータ
Ｆ（ｎ−１）およびＦ（ｎ＋１）から算出したが
（第(1)式参照）、この実施例においては、予測デー
タFYa（ｎ）を４個のサンプリングデータＦ（ｎ
−２），Ｆ（ｎ−１），Ｆ（ｎ＋１），（ｎ＋２）から
算出している。以下、第５図を用いてこの算出方
法を説明する。まず、サンプリングデータＦ（ｎ−２），Ｆ（ｎ
−１）から予測データＰ（ｎ−１）を、サンプリ
ングデータＦ（ｎ−１），Ｆ（ｎ＋１）から予測デ
ータＰ（ｎ）を、また、サンプリングデータＦ（ｎ
＋１），Ｆ（ｎ＋２）から予測データＰ（ｎ＋１）
を各々算出する。この算出は次式による。Ｐ（ｎ−１）＝Ｆ（ｎ−１）＋｛Ｆ（ｎ−１）−Ｆ（ｎ−２）｝……(5) Ｐ（ｎ）＝｛Ｆ（ｎ−１）＋Ｆ（ｎ＋１）｝／２……(6) Ｐ（ｎ＋１）＝Ｆ（ｎ＋１） −｛Ｆ（ｎ＋２）−Ｆ（ｎ＋１）｝……(7) 次に、それらの予測データＰ（ｎ−１），Ｐ
（ｎ），Ｐ（ｎ＋１）に各々「１」，「２」，「１」の
重ね付け係数を掛けた後加算し、この加算結果を
「４」で割ることにより予測データFYa（ｎ）を
求める。 FYa（ｎ）＝｛Ｐ（ｎ−１）＋2P（ｎ）＋Ｐ（ｎ＋１）｝／４……(8) 以上が予測データFYa（ｎ）の算出方法の基本
的考え方である。上記第(8)式に前記第(5)〜第(7)式
を代入し、整理すると、 FYa（ｎ）＝｛−Ｆ（ｎ−２）＋3F（ｎ−１）＋3F
（ｎ＋１）−Ｆ（ｎ＋２）｝／４……(9) な式が得られる。すなわち、この実施例において
は、この第(9)式に基づいて予測データFYa（ｎ）
が算出される。しかして、上記算出方法によれば、前述した第
２図の回路における予測データFY（ｎ）の算出方
法に比較し、実際のサンプリングデータＦ（ｎ）
により近い予測データFYa（ｎ）を算出すること
ができ、したがつて、残差データＤ（ｎ）の値が
より小さな値となり、ビツト数も少くて済むこと
になる。なお、前述した重み付け係数は、サンプ
リングデータＦ（ｎ）と予測データFY（ｎ）との
差が最小になるように、例えば最小二乗予測等を
用いて決定してもよい。以上がこの実施例における改良点である。次
に、この実施例の具体的構成を第１図イ，ロを参
照して説明する。まず、第１図イにおいて、自然
楽器の楽音信号Ｆ（ｔ）はADC１によつてサンプ
リングデータＦ（ｎ）に変換され、残差データ発
生回路１１へ供給される。残差データ発生回路１
１は、前述した第２図イの予測データ発生回路２
および減算回路３に相当するもので、サンプリン
グデータＦ（ｎ）から前述した予測データFYa
（ｎ）を減算した残差データＤ（ｎ）、すなわち、Ｄ（ｎ）＝Ｆ（ｎ）−FYa（ｎ）……(10) を算出し、出力する。この第(10)式に前記第(9)式を
代入し、整理すると、Ｄ（ｎ）＝｛Ｆ（ｎ−２）−3F（ｎ−１）＋4F（ｎ）
−
3F（ｎ＋１）＋Ｆ（ｎ＋２）｝／４……(11) なる式が得られる。残差データ発生回路１１は、
この第(11)式の演算を行つて残差データＤ（ｎ）を
求め、出力する。すなわち、残差データ発生回路１１において、
符号１２〜１６は各々クロツクパルスφによつて
トリガされるDFF（デイレイフリツプフロツプ）
であり、これらのDFF１２〜１６にはクロツク
パルスφに従つてサンプリングデータＦ（ｎ）が
順次読込まれる。各DFF１２〜１６の出力は
各々、乗算器１７〜２１に供給されて「１／４」，
「−３／４」，「１」，「−３／４」，「１／４」が乗
算され、各乗算結果が加算器２２において加算さ
れ、残差データＤ（ｎ）として出力される。なお、
乗算器１７〜２１はデータシフト回路、加算器等
により簡単に構成することができる。しかして、
サンプリング時刻ｔ（ｎ＋２）において、DFF１
２〜１６には各々サンプリングデータＦ（ｎ＋
２），Ｆ（ｎ＋１），Ｆ（ｎ），Ｆ（ｎ−１），Ｆ（ｎ
−
２）が読込まれ、したがつて、加算器２２から第
(11)式の残差データＤ（ｎ）が出力される。なお、
この残差データ発生回路１１の構成は、デイジタ
ルフイルタの一種である直線位相FIRフイルタの
構成と同一である。次に、加算器２２から出力された残差データＤ
（ｎ）は減算器２３の入力端へ供給される。減
算器２３は、その入力端へ供給されるデータか
ら入力端へ供給されるデータを減算し、この減
算結果を残差差データＥ（ｎ）として出力する。
すなわち、この減算器２３は加算器２２から出力
される残差データＤ（ｎ）から１周期（楽音信号
Ｆ（ｔ）の１周期）前の残差データＤ（ｎ）を減算
する回路であり、その入力端へはシフトレジス
タ２４の出力データがアンドゲート２５を介して
供給される。シフトレジスタ２４は残差データＤ
（ｎ）を１周期間保持するためのレジスタで、１
周期内のサンプル点数に等しいステージを有し、
入力端INへ供給される残差データＤ（ｎ）をクロ
ツクパルスφに基づいて順次読込む。読込まれた
データＤ（ｎ）は、シフトレジスタ２４内におい
て順次シフトされ、１周期経過後に出力端Ｑから
出力される。しかして、楽音信号Ｆ（ｔ）の第１周期T1（第
４図参照）においては、信号ICが“１”信号と
なる。これにより、インバータ２７から“０”信
号が出力され、アンドゲート２５からデータ
「０」が出力される。この結果、加算器２２から
出力された残差データＤ（ｎ）₁はそのまま減算器
２３から残差差データＥ（ｎ）₁として出力される。
そして、この残差差データＥ（ｎ）₁は順次メモリ
Ｍに書込まれると共に、加算器２８へ供給され
る。加算器２８は、残差差データＥ（ｎ）₁（＝Ｄ
（ｎ）₁）とアンドゲート２５の出力データ「０」
とを加算し、この加算結果、すなわち残差データ
Ｄ（ｎ）₁を順次シフトレジスタ２４の入力端INへ
供給する。この残差データＤ（ｎ）₁は順次シフト
レジスタ２４内に読込まれる。次に、第２周期T2においては、信号ICが“０”
信号に立下る。なお、信号ICは、以後連続的に
“０”信号状態を保つ。信号ICが“０”信号にな
ると、アンドゲート２５が開状態となり、シフト
レジスタ２４内の残差データＤ（ｎ）₁が同アンド
ゲート２５を介して減算器２３の入力端および
加算器２８の入力端へ供給される。この結果、第
２周期T2においては、減算器２３から、Ｅ（ｎ）₂＝Ｄ（ｎ）₂−Ｄ（ｎ）₁……(12) なる残差差データＥ（ｎ）₂が出力され、このデー
タＥ（ｎ）₂がメモリＭに書込まれ、また、加算器
２８から、Ｅ（ｎ）₂＋Ｄ（ｎ）₁＝Ｄ（ｎ）₂−Ｄ（ｎ）₁＋Ｄ（
ｎ）
₁＝Ｄ（ｎ）₂……(13) なるデータ、すなわち残差データＤ（ｎ）₂が出力
され、この残差データＤ（ｎ）₂がシフトレジスタ
２４内に順次読込まれる。以下、同様の過程が繰返えされ、これにより、
メモリＭ内に残差差データＥ（ｎ）₁，Ｅ（ｎ）₂，…
が順次書込まれる。なお、第１図イの下半部の回路路は第６図のよ
うに構成することも可能である。この第６図の構
成によれば第１図イにおける加算器２８を省略す
ることができる。次に、第１図ロにおいて、メモリＭから読出さ
れた残差差データＥ（ｎ）は加算器３１の一方の
入力端へ供給される。なお、メモリＭの読出しは
勿論クロツクパルスφのタイミングで行われる。
加算器３１およびシフトレジスタ３２は残差差デ
ータＥ（ｎ）を残差データＤ（ｎ）に戻すためのも
のである。すなわち、まずメモリＭから第１周期
T1の各残差差データＥ（ｎ）₁（＝Ｄ（ｎ）₁）が読出
されるタイミングにおいては、信号ICが“１”
信号となり、したがつてインバータ３３から
“０”信号が出力され、アンドゲート３４からデ
ータ「０」が出力される。そして、このデータ
「０」が加算器３１の他方の入力端へ供給される。
これにより、加算器３１から残差データＤ（ｎ）₁
が出力されサンプリングデータ再生回路３５およ
びシフトレジスタ３２へ供給される。シフトレジ
スタ３２は前述したシフトレジスタ２４（第１図
イ）と同一構成であり、供給された各残差データ
Ｄ（ｎ）₁を順次読込み、シフトし、１周期後に出
力端Ｑから出力する。次に、メモリＭから第２周
期T2の各残差差データＥ（ｎ）₂が出力されるタイ
ミングにおいて信号ICが“０”信号となる。以
後、この信号ICは“０”信号の状態を続ける。
上記タイミングにおいて信号ICが“０”信号に
なると、アンドゲート３４が開状態となり、シフ
トレジスタ３２内の残差データＤ（ｎ）₁がアンド
ゲート３４を介して加算器３１の他方の入力端へ
順次供給される。これにより、加算器３１から、Ｅ（ｎ）₂＋Ｄ（ｎ）₁ ＝Ｄ（ｎ）₂−Ｄ（ｎ）₁＋Ｄ（ｎ）₁＝Ｄ（ｎ）₂……
(1
４）なるデータ、すなわち残差データＤ（ｎ）₂が出力
され、この残差データＤ（ｎ）₂がサンプリングデ
ータ再生回路３５へ供給されると共に、シフトレ
ジスタ３２に順次読込まれる。以下、同様の動作
が繰返えされ、これによりサンプリングデータ再
生回路３５へ残差データＤ（ｎ）₁，Ｄ（ｎ）₂，…が
順次供給される。サンプリングデータ再生回路３５は、残差デー
タＤ（ｎ）からサンプリングデータＦ（ｎ）を再生
する回路である。残差データＤ（ｎ）は、前述し
た第(11)式に基づいて作成されている。この第(11)式
を変形すると、Ｆ（ｎ＋２）＝−Ｆ（ｎ−２）＋3F（ｎ−１）−4F
（ｎ）＋3F（ｎ＋１）＋4D（ｎ）……(15) なる式が得られる。サンプリングデータ再生回路
３５はこの第（15）式に基づいてサンプリングデ
ータＦ（ｎ）を再生する。以下詳述すると、サンプリングデータ再生回路
３５において、符号３６〜３９はDFF、４０〜
４４は乗算器、４５は加算器である。いま、加算
器３１から残差データＤ（２）が出力された時点
を考える。また、この時点でDFF３９〜３６に
各々サンプリングデータＦ（ｎ）の初期値Ｆ（０），
Ｆ（１），Ｆ（２），Ｆ（３）が各々記憶されている
とする。この場合、上述した初期値Ｆ（０）〜Ｆ
（３）に各々、乗算器４４〜４１において係数
「−１」，「３」，「−４」，「３」が乗算され、この
乗算結果が加算器４５へ供給される。また、残差
データＤ（２）には、乗算器４０において係数
「４」が乗算され、この乗算結果が加算器４５へ
供給される。この結果、残差データＤ（２）が加
算器３１から出力された時点において、加算器４
５の出力データが、 −Ｆ（０）＋3F（１）−4F（２）＋3F（３）＋4D（２）……(16) となる。このデータ第(15)式から明らかなよう
に、サンプリングデータＦ（４）である。すなわ
ち、残差データＤ（２）が加算器３１から出力さ
れると、加算器４５からサンプリングデータＦ
（４）が出力され、DAC４６およびDFF３６の入
力端へ供給される。次に、クロツクパルスφの１
ビツトタイム後に加算器３１から残差データＤ
（３）が出力されると、この時点でDFF３６〜３
９に各々データＦ（４）〜Ｆ（１）が読込まれるこ
とから、加算器４５から、 −Ｆ（１）＋3F（２）−4F（３）＋3F（４）＋4D（３
）
……(17) なるデータ、すなわちサンプリングデータＦ（５）
が出力される。以下、加算器３１から残差データ
Ｄ（４），Ｄ（５）…が順次出力されると、上述し
た場合と同様にして加算器４５からサンプリング
データＦ（６），Ｆ（７）…が順次出力され、DAC
４６へ供給される。これにより、DAC４６の出
力として、自然楽器の楽音信号Ｆ（ｔ）と同一の
信号が得られる。なお、上述したサンプリングデ
ータ再生回路３５はデイジタルフイルタの一種で
あるIIRフイルタと同一構成である。以上が第１図に示す実施例の詳細である。な
お、上記実施例においては、予測データFYa
（ｎ）を過去のデータＦ（ｎ−２），Ｆ（ｎ−１）お
よび未来のデータＦ（ｎ＋１），Ｆ（ｎ＋２）から
求めたが、この予測データを例えば過去のデータ
のみから求めてもよく、あるいは第２図の回路の
ように過去のデータＦ（ｎ−１）および未来のデ
ータＦ（ｎ＋１）から求めてもよい。また、上記
実施例においては、残差差データＥ（ｎ）を、各
周期の残差データＤ（ｎ）と１周期前の残差デー
タＤ（ｎ）との差を求めることにより得ているが、
これに限らず、任意の周期（例えば、２周期前や
１／２周期前）の残差データＤ（ｎ）との差から
求めるようにしてもよい。このためには、第１図
イおよびロのシフトレジスタ２４および３２のス
テージ数を所定周期内のサンプル点数に対応して
設定すればよい。この場合、シフトレジスタ２
４，３２の代わりにRAM等のメモリを用いて残
差データＤ（ｎ）を遅延するようにしてもよい。
さらに、上記実施例においては圧縮したデータＥ
（ｎ）をメモリＭに記憶させているが、このデー
タＥ（ｎ）を伝送線を介して他の装置へ伝送し、
該他の装置においてサンプリングデータＦ（ｎ）
に再生する場合も勿論この発明を適用することが
できる。ところで、第２図に示す回路あるいは上記実施
例において、特別の回路を付加すればメモリＭに
記憶させるべきデータ量をさらに減らすことが可
能となる。すなわち、メモリＭに記憶させるべき
残差データＤ（ｎ）または残差差データＦ（ｎ）を
更にShannon−FanoコードまたはHuffmanコー
ドに変換してメモリＭに記憶させればよい。以下に、Huffmanコードについて簡単に説明
する。例えば第２図の回路において、残差データ
Ｄ（ｎ）の各値（０，±１，±２…）の発生確立は
各々異なつている。Huffmanコードはこの発生
確立に着目したコードであり、発生確立が大きい
データに対して少いビツト数のコードを割当てる
ようにしたものである。なお、Shannon−Fano
コードも同様の考え方による。第１表は、残差デ
ータＤ（ｎ）の値と、HuffmanコードHCとの関
係の一例を示す表である。

〔応用例〕

次に、前述した実施例の応用例を説明する。第
９図は第１図ロに示す回路を適用した電子楽器の
構成例を示すブロツク図である。この図におい
て、メモリＭには、例えば各音色（ピアノ音、フ
ルート音等）毎に、かつ各音高毎に、楽音信号Ｆ
（ｔ）の立上りから終了に至るまでの全波形につ
いての残差差データＥ（ｎ）が記憶されている。
そして、音色選択部５０によつていずれかの音色
が選択されると、音色選択部５０の出力データ
TCによつて、その音色に対応する残差差データ
Ｅ（ｎ）が記憶されているメモリＭの記憶エリア
が指定される。次に、鍵盤５１のいずれかの鍵が
押下されると、押鍵検出部５２がこれを検知し、
押下された鍵のキーコードKCを出力すると共に、
キーオン信号KONを出力する。このキーオン信
号KONは同鍵が押下されている間“１”信号を
続ける。アドレス発生器５３は、押鍵検出部５２
から出力されたキーコードKCを対応するアドレ
スデータAD１に変換してメモリＭへ出力し、ま
た、キーオン信号KONが“１”信号に立上つた
時点以降、０，１，２…と遂次変化するアドレス
データADDをメモリＭへ出力する。アドレスデ
ータAD１がメモリＭへ供給されると、前述した
データTCによつて指定されている記憶エリア内
のアドレスデータAD１に対応する領域が指定さ
れる。この領域は、音色選択部５０によつて選択
された音色を有し、押鍵検出部５２から出力され
たキーコードKCの音高を有する楽音信号Ｆ（ｔ）
の残差差データＥ（ｎ）が記憶されている領域で
ある。そして、アドレスデータADDがメモリＭ
へ供給されると、該領域の相対アドレス０番地内
の残差差データＥ（ｎ）から順次読出され、楽音
再生部５４へ順次供給される。楽音再生部５４
は、第１図ロと同一の回路（但し、メモリＭを除
く）であり、残差差データＥ（ｎ）が順次供給さ
れると、その出力端から楽音信号Ｆ（ｔ）（アナロ
グ信号）を出力し、サウンドシステム５５へ供給
する。サウンドシステム５５は、供給された楽音
信号Ｆ（ｔ）を増幅し、スピーカから楽音として
発音する。なお、ビブラート等のピツチ変化を発生楽音に
付ける場合には、アドレスデータADDの出力タ
イミングを変化させればよい。この場合、楽音再
生部５４内のデータ処理もアドレスデータADD
の出力タイミングに同期させる。また、残差差デ
ータＥ（ｎ）を各音高毎に記憶させるのではなく、
全音高共通に１組の残差差データＥ（ｎ）を記憶
させ、あるいは複数の音高毎に各１組の残差差デ
ータＥ（ｎ）を記憶させる場合は、アドレスデー
タADDの出力タイミングを、キーコードKCに対
応する速度とすればよい。〔発明の効果〕以上説明したように、この発明によれば楽音波
形サンプリングデータを残差データに変換した
後、さらに残差差データに変換して出力するよう
にしたので、楽音波形のサンプリングデータを品
質を落とさず、極めて少ないビツト数に圧縮して
出力することができ、楽音波形記憶の際の記憶容
量を大幅に削減できる効果がある。

【図面の簡単な説明】

第１図イ，ロはこの発明の一実施例の構成を示
すブロツク図、第２図イ，ロは同実施例の基礎と
なつた回路の構成を示すブロツク図、第３図は第
２図の回路における予測データFY（ｎ）および残
差データＤ（ｎ）を説明するための図、第４図は
第１図に示す実施例における残差差データＥ（ｎ）
を説明するための図、第５図は同実施例における
予測データFYa（ｎ）を説明するための図、第６
図は第１図イに示す回路の他の構成例を示すブロ
ツク図、第７図、第８図は各々第１図イに示す回
路の実験結果の一例を示す図、第９図は上記実施
例を適用した電子楽器の構成例を示すブロツク図
である。１１……残差データ発生回路、２３……減算
器、２４……シフトレジスタ、３１……加算器、
３２……シフトレジスタ、３５……サンプリング
データ再生手段。

Claims

【特許請求の範囲】１周期性を有する楽音波形をサンプリングした
複数ビツトからなるデイジタルサンプリングデー
タを入力して該サンプリングデータより少数ビツ
トのデイジタルデータに変換処理する電子楽器の
楽音波形処理装置において、入力される前記サンプリングデータと複数の前
記サンプリングデータに基づき算出した予測デー
タとの差である残差データを形成する残差データ
形成手段と、前記残差データを前記波形の所定周期分に対応
する時間遅延して出力する遅延手段と、前記残差データ形成手段から出力される残差デ
ータと前記遅延手段から出力される残差データと
の差を算出し、この算出結果を前記変換したデイ
ジタルデータとして出力する演算手段とを具備し
てなる電子楽器の楽音波形処理装置。２周期性を有する楽音波形をサンプリングした
複数ビツトからなるデイジタルサンプリングデー
タを入力して該サンプリングデータより少数ビツ
トのデイジタルデータに変換し、またこの変換し
たデイジタルデータを前記サンプリングデータに
逆変換する電子楽器の楽音波形処理装置におい
て、 (a)入力される前記サンプリングデータと複数の前
記サンプリングデータに基づき算出した予測デ
ータとの差である残差データを形成する残差デ
ータ形成手段と、前記残差データを前記波形の所定周期分に対
応する時間遅延して出力する遅延手段と、前記残差データ形成手段から出力される残差
データと前記遅延手段から出力される残差デー
タとの差を算出し、この算出結果を前記変換し
たデイジタルデータとして出力する演算手段と
を有してなる変換手段と、 (b)前記デイジタルデータの現在データと所定周期
前の旧残差データとを加算し、この加算結果を
現在残差データとして出力する演算手段と、前記現在残差データを前記所定周期分に対応
する時間遅延して前記演算手段へ前記旧残差デ
ータとして出力する遅延手段と、前記現在残差データから前記サンプリングデ
ータを再生するサンプリングデータ再生手段と
を有してなる逆変換手段と、を具備してなる電子楽器の楽音波形処理装置。