JPH0396034A - 先優先選択回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 通信装置等に使用され、２つの入力端子を有し先に入力
した端子の信号を選択して出力する先優先選択回路に関
し、 回路が小型で、時間的にわずかな差であっても先優先が
実現できる先優先選択回路を提供することを目的とし、 ２つの入力端子を有し、それぞれの端子に信号が入力可
能な回路であって、先に入力した信号を選択して出力す
る選択回路を有する先優先選択回路において、信号を入
力したことを示すストローブ信号を入力して、選択回路
において先に入力した信号を選択して出力し、一方の端
子に信号を入力中は他方の端子に後に入力した信号を出
力しないようにするための制御信号を該選択回路に出力
する選択制御回路を設けて構戒する。

〔産業上の利用分野〕

本発明は、通信装置等に使用され、２つの入力端子を有
し先に入力した端子の信号を選択して出力する先優先選
択回路の改良に関するものである。

例えば通信装置の増設工事等を行う場合に、複数の入力
端子を有する装置のそれぞれの入力端子にコネクタを接
続して｛ｆ号データを入力する時、その接続、信号デー
タの入力順序を記憶し、入力順に（先優先して）入力信
号データを出力することが、信号データの破壊を防止す
る観点から必要である。

このため、回路が小型で、時間的にわずかな差であって
も先優先が実現できる先優先選択回路が要望されている
。

〔従来の技術〕

第３図は従来例の先優先選択回路の構或を示すブロック
図である。

第３図において、信号データＡが選択回路（以下ＳＥＬ
と称する）１の端子ａに、あるいは信号データＢが端子
ｂに入力される。今、例えば信号データＡがＳＥＬ　１
の端子ａに入力されたとする。同時に、信号データＡを
入力したことを示すストローブ信号Ｓ　（Ａ）が、フリ
ップフロップ回路（以下ＦＦと称する）２−１のＤ端子
に入力される。そして、制御回路３内のＣＦ’Ｕ　　（
図示しない）により作られたサンプリングクロツクをＦ
Ｆ２−１のＣ端子に加えることにより、Ｑ端子からＳ（
Ａ）’として出力される。

この出力Ｓ（Ａ）’が制御回路３に入力され、ＳＥＬｌ
で信号データＡを選択するための制御信号をＳＥＬ１に
出力する。ＳＥＬ　１ではこの制御信号入力により、信
号データＡを選択して出力する。

又、信号データＡの入力をやめて信号データＢをＳＥＬ
　　１の端子ｂに入力したとする。すると、上述の場合
と同様にしてＦＦ２−２のＤ端子にストローブ信号Ｓ　
（Ｂ）が入力され、Ｃ端子に入力したサンプリングクロ
ックによりＱ端子からＳ（Ｂ）’が制御回路３に入力さ
れる。制御回路３からは、ＳＥＬ　１で信号データＢを
選択するための制御信号をＳＥＬ１に出力する。ＳＥＬ
　　１ではこの制御信号入力により、信号データＢを選
択して出力する。

このようにして先優先の選択を行っていた。

〔発明が解決しようとする課題〕

しかしながら上述の回路においては、クロックが必要で
あり、かつ、サンプリングをするためのレジスタが必要
なために、ハードウエアが大きくなるという問題点があ
った。

更に、クロックでストローブ信号をサンプリングしてい
るため、実際にストロープ信号が発生してからＳＥＬで
切り替えが行われるまで、サンプリングするクロックで
１クロック分の遅れが生ずるという問題点があった。

又、第４図に示すように、ＡとＢのストローブ信号にあ
る程度の時間差があってもサンプリング点が同じである
と、同時にストローブ信号が見えるために実際の先優先
ではない方を選択してしまう場合も存在し、信号データ
を破壊することがあるという問題点があった。

したがって本発明の目的は、回路が小型で、時間的にわ
ずかな差であっても先優先が実現できる先優先選択回路
を提供することにある。

〔課題を解決するための手段〕

上記問題点は第１図に示す回路構戒によって解決される
。

即ち第ｌ図において、２つの入力端子を有し、それぞれ
の端子に信号が入力可能な回路であって、先に入力した
信号を選択して出力する選択回路ｌ００を有する先優先
選択回路において、 ６００は信号を入力したことを示すストローブ信号を入
力して、選択回路において先に入力した信号を選択して
出力し、一方の端子に信号を入力中は他方の端子に後に
入力した信号を出力しないようにするための制御信号を
選択回路に出力する，選択Ｍ御回路である。

〔作　用〕

第１図において、信号を入力したことを示すストローブ
信号を選択制御回路６００に入力して、選択回路１００
において先に入力した信号を選択して出力し、一方の端
子に信号を入力中は他方の端子に後に入力した信号を出
力しないようにするための制御信号を選択回路１００に
出力する。

この結果、時間的にわずかな差であっても先優先を実現
することができる。又、従来例のようにゲート回路を多
く使用しなくてすむため回路が小型化できる。

〔実施例〕

第２図は本発明の実施例の回路の構或を示すブロック図
である。

全図を通じて同一符号は同一対象物を示す。

第２図において、信号データＡがＳＥＬ　１の端子ａに
入力された時、ストロープ信号Ｓ　（Ａ）は″０″にな
るとする（回路構戒上から従来例の場合と逆にしている
）。このＳ（Ａ）（″０＃）が論理相回路（以下ＯＲ回
路と称する５−１に加えられる。ＯＲ回路５−１にはス
トローブ信号Ｓ（Ｂ）　　（今の場合、信号データＢは
ＳＥＬ　ｌに入力されていないため、Ｓ（Ｂ）は“１″
である）をインバータ４−１を介して反転して“Ｏ”に
した信号も加えられる。更にＯＲ回路５−１には後述す
るプロテクト信号（通常は“０”）も加えられる。

この結果、ＯＲ回路５−１からは“０”が出力され、否
定論理積回路（以下ＮＡＮＤ回路と称する）６−１の一
方の入力端子Ｃに加えられる。ＮＡＮＤ回路は２つの入
力がともに“ｌ”の時には“０”を出力し、一方の入力
が“０”の時には“１”を出力する性質を有する。

このため、今の場合ＮＡＮＯ回路６−１からは“１″を
出力する。この出力“ｌ”がＮＡＮＤ回路６−２の一方
の入力端子ｅに加えられる。

一方、ＯＲ回路５−２にはストローブ信号Ｓ　（Ａ）（
今の場合”０”）がインバータ４−２を介して反転され
て“１″となって入力される。又、Ｓ（Ｂ）　　（今の
場合“ｌ”）及びプロテクト信号（“０”）も入力され
る。

この結果、ＯＲ回路５−２からは“１″が出力され、Ｎ
ＡＮＤ回路６−２の他方の入力端子［に加えられる。Ｎ
ＡＮＤ回路６−２の２つの入力端子にはともに“ｌ”が
加えられたことになり、ＮＡＮＯ回路の性質から“Ｏ”
を出力する。この出力“０”がＮＡＮＤ回路６−１の他
方の端子ｄに加えられる。この結果、ＮＡＮＤ回路６−
１からは“ｌ”を出力する。即ち、ＮＡＮＤ回路６−１
　、６−２からなる回路は、今の場合“ｌ“の出力を保
持することになるため、セット、リセット保持回路（以
下Ｓ，Ｒラッチ回路と称する）の特性を有する。

次に、信号デークＡをＳＥＬ　１の端子ａに入力中に、
ＳＥＬ　　１の端子ｂに信号データＢを入力したとする
。この時、ストローブ信号Ｓ　（Ｂ）は“Ｏ″となり、
ＯＲ回路５−２に加えられるとともに、インバータ４−
１を介して反転して“１″となってＯＲ回路５−１に加
えられる。この結果、ＯＲ回路５−１　、５−２からは
共に″１ｍを出力する。このＯＲ回路５−１の出力“ｌ
″がＮＡＮＤ回路６−１の入力端子Ｃに加えられる。Ｎ
ＡＮＤ回路６−１の出力は今まで“１”を保持していた
ため、ＮＡＮＤ回路６−２の２つの入力端子ｅ，ｆには
共に“１”が加えられることになり、ＮＡＮＤ回路６−
２からは“０″を出力する。この結果、ＮＡＮＯ回路６
−１の２つの入力端子ｃ，ｄには“１″及び“Ｏ”が加
えられ、ＮＡＮＤ回路６−１からは“１″を出力する。

即ち、信号データＡをＳＥＬ　１の端子ａに入力中に、
ＳＥＬ　ｌの端子ｂに信号データＢを入力したとしても
ＮＡＮＤ回路６−１の出力は“ドのままであり、ＳＥＬ
　１からは引き続き信号データＡを出力する。

逆に、信号データＡをＳＥＬ　１に入力しないで信号デ
ータＢをＳＥＬ　１の端子ｂに入力してＳＥＬ　１から
信号データＢを出力中に、ＳＥＬ　１の端子ａに信号デ
ータＡを入力した時にも、上述の場合と同様にしてＳＥ
Ｌ　１からは信号データＢを出力し続ける。

又、ＳＥＬ　１に信号データＡを入力してＳＥＬ　　１
から信号データＡを出力中に、ＳＥＬ　１に信号データ
Ｂを入力してもＳＥＬ　１の出力は上述したように変わ
らないが、その後信号データＡの入力を除去した場合、
ストローブ信号Ｓ　（Ａ）が“０″から“■“に変化し
、ＯＲ回路５〜１にはＳ（八）として″１″、Ｓ（Ｂ）
　（“０”）はインバータ４−１で反転されて“１”が
入力され、ＯＲ回路５−１からは“１”を出力する。

一方、０１２回路５〜２にはＳ　（Ａ）　（“ｌ”）が
インバータ４−２により反転されて“０”となって入力
され、Ｓ（Ｂ）　としては“Ｏ″が入力されるため、Ｏ
Ｒ回路５−２からは“Ｏ″が出力される。この出力“０
″がＮＡＩＪ［１回路６−２の入力端子ｒに加えられ、
他方の入力端子ｅにはそれまでＮＡＮＤ回路６−１の出
力で保持していた“１″が加えられるため、ＮＡＮＤ回
路６−２からは“１”が出力されＮＡＮＤ回路６−１の
一方の入力端子ｄに加えられる。この結果、ＮＡＮＤ回
路６−１の２つの入力端子ｃ，ｄには共に”１”が加え
られ、ＮＡＮＤ回路６−１からは“０”を出力するよう
になる。

即ち、ＮＡＮＤ回路６−１の出力は“１″から“Ｏｎに
変わり、このため、ＳＥＬ　１は信号データＢを選択し
て出力することになる。

尚、プロテクト信号は通常は“０”を出力するが、特に
Ｓ，Ｒラッチ回路の出力（ＮＡＮＤ回路６−１の出力）
を一定の値に保持したい時に“ｌ”を出力し、ストロー
プ信号Ｓ（Ａ）　、Ｓ（Ｂ）の値に関係なくＳ、Ｒラッ
チ回路の出力を一定に保持する。

〔発明の効果〕

以上説明したように本発明によれば、ストローブ信号を
サンプリングすることなく先優先の選択回路を実現する
ことが出来るので、ハードウエアの削減が可能となる。

又、ストローブ信号のレベル（“０”■”）による方法
を用いているので、サンプリングする時のように少ない
時間差のストローブ信号を同時と見なしてしまうことが
なく、わずかな時間差であっても先優先を実現すること
ができる。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の実施例の回路の構或を示すブロック図
、 第３図は従来例の先優先選択回路の構成を示すブロック
図、 第４図は従来例において先優先が実現されない場合を説
明する図である。 図において ６００は選択制御回路 を示す。

Claims (1)

1. 【特許請求の範囲】 ２つの入力端子を有し、それぞれの端子に信号が入力可
   能な回路であって、先に入力した信号を選択して出力す
   る選択回路（１００）を有する先優先選択回路において
   、 該信号を入力したことを示すストローブ信号を入力して
   、該選択回路において先に入力した信号を選択して出力
   し、一方の端子に信号を入力中は他方の端子に後に入力
   した信号を出力しないようにするための制御信号を該選
   択回路に出力する選択制御回路（６００）を設けたこと
   を特徴とする先優先選択回路。