JPH0396121A - ディジタル三角波発生回路 - Google Patents
ディジタル三角波発生回路Info
- Publication number
- JPH0396121A JPH0396121A JP23351589A JP23351589A JPH0396121A JP H0396121 A JPH0396121 A JP H0396121A JP 23351589 A JP23351589 A JP 23351589A JP 23351589 A JP23351589 A JP 23351589A JP H0396121 A JPH0396121 A JP H0396121A
- Authority
- JP
- Japan
- Prior art keywords
- output
- triangular wave
- exclusive
- circuit
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はディジタル三角波発生回路に関するものて、さ
らに詳しく言えば、インバータやコンバータなどの電力
変換装置のＰＷＭ制御回路に用いられるディジタＡ／三
角波発生回路に関するものである。
らに詳しく言えば、インバータやコンバータなどの電力
変換装置のＰＷＭ制御回路に用いられるディジタＡ／三
角波発生回路に関するものである。
従来の技術
インパータやコンパータなどの電力変換装置のＰＷＭ制
御回路としては、正弦波と三角波とを比較してその大小
関係からＰＷＭ信号を得るものが知られている。このよ
うなＰＷＭ制御回路では〜正弦波は交流入力電圧を検出
したものを、三角波は積分回路によって得られたものを
用いているが、アナログ的であるため、ノイズ″の影響
を受けやすいという間履点があった。このため、近年は
前記正弦波や三角波をバイナリ信号で表わしたディジタ
μ的なものが普及してきている。
御回路としては、正弦波と三角波とを比較してその大小
関係からＰＷＭ信号を得るものが知られている。このよ
うなＰＷＭ制御回路では〜正弦波は交流入力電圧を検出
したものを、三角波は積分回路によって得られたものを
用いているが、アナログ的であるため、ノイズ″の影響
を受けやすいという間履点があった。このため、近年は
前記正弦波や三角波をバイナリ信号で表わしたディジタ
μ的なものが普及してきている。
今、前述したようなディジタμ的なＰＷＭ制御回路のう
ち、三角波発生回路を第３１！！！ｌにより説明する。
ち、三角波発生回路を第３１！！！ｌにより説明する。
第３図において、１はパ／Ｌ／７発生器で、その出力は
アップカウンタ２▲とダウンカウンタ２Ｂとに入力され
、バイナリ信号に変換されたそれぞれの出力はパスフィ
ン９▲， ９Ｂを介して切替スイッチ７の接点Ｕ，Ｄ
に接続される。そして、この切替スイッチ７をυ側にす
るとバイナリ信号が増加モードとなり、Ｄ側にするとバ
イナリ信号が減少モードとなり、いずれかの出力がバス
ライン９０を介して出力５▲，５Ｂ，５０，５Ｄに得ら
れるので、前記切替スイッチ７の動作を切替器８によっ
て一定の周期で反復させると、ディジタμ的に増減する
バイナリ信号で表わされた三角波を得ることができるＯ 発明が解決しようとするｔｓｍ このような従来のディジタｐ三角波発生回路では、アッ
デカウンタ２▲、ダウンカウンタ２Ｂ１切替７イッチ７
、切替器８のような多数の部品を用いる必要があり、高
価で複雑であるという欠点があった。
アップカウンタ２▲とダウンカウンタ２Ｂとに入力され
、バイナリ信号に変換されたそれぞれの出力はパスフィ
ン９▲， ９Ｂを介して切替スイッチ７の接点Ｕ，Ｄ
に接続される。そして、この切替スイッチ７をυ側にす
るとバイナリ信号が増加モードとなり、Ｄ側にするとバ
イナリ信号が減少モードとなり、いずれかの出力がバス
ライン９０を介して出力５▲，５Ｂ，５０，５Ｄに得ら
れるので、前記切替スイッチ７の動作を切替器８によっ
て一定の周期で反復させると、ディジタμ的に増減する
バイナリ信号で表わされた三角波を得ることができるＯ 発明が解決しようとするｔｓｍ このような従来のディジタｐ三角波発生回路では、アッ
デカウンタ２▲、ダウンカウンタ２Ｂ１切替７イッチ７
、切替器８のような多数の部品を用いる必要があり、高
価で複雑であるという欠点があった。
課題を解決するための手段
上記課題を解決するため、本発明のグイジタμ三角波発
生回路は、一定の周期のバ〃ヌが入力されるｎビットバ
イナリカウンタ（ｎは２以上の正の整数）と、最大（ｎ
−１）個の排他的論理和回路とからなり、前記ｎビット
バイナリカウンタの出力のうち、最大（ｎ−１）ビット
までの出力を三角波データ出力として前起最大（ｎ−１
）個の排他的論理和回路の一方の入力端子にそれぞれ入
力し、かつ前記最大ビットの出力より１ビット高い出力
を制御出力として前起排他的論理和回路の他方の入力端
子に共通に入力し、それぞれの排他的論理和回路の出力
からバイナリ信号で表わされた三角波を得るものである
〇 作用 ｎビットバイナリカウン夕の出力を三角波データ出力と
制御出力とに分けて排他的論理和回路に入力し、その出
力からバイナリ信号で表わされた三角波を得るものであ
るから、ディジタル三角波発生回路を簡単に構成するこ
とができるＯ 実施例 以下実施例により説明する。第１図は本発明のディジタ
μ三角波発生口路の回路図で、第３図と同じ機能を有す
る部分には同じ符号を付している＠第１図において、バ
μス発生器１は第２図のＯＫのような一定の周期のパＩ
ｖスを出力し、そのパ〃スを５ビットバイナリカウンタ
２（ｎ−５）に入力する。この５ビットバイナリカウン
タ２の出力４▲，４Ｂ．４０，４Ｄ，６からは、各バ〃
スの立ち上がりで第２図の４▲，４Ｂ，４０，４Ｄ，６
のような２分周、４分周、８分周、１６分周、３２分周
されたバ／％／スが出力され、４ビットまでの出力、す
なわち４▲，４Ｂ．４Ｇ．４Ｄの各出力を三角波データ
出力として第１図に示した４個の排他的論理和回路３▲
＊ ３Ｂ＊ ３ ０ｓ ３Ｄの一方の入力端子にそれぞ
れ入力し、５ビットの出力、すなわち出力６を制御出力
として前起排他的論理和回路３▲．３Ｂ＊ ３０ｅ ３
Ｄの他方の入力端子に共通に入力する。このように構或
することにより、それぞれの排他的論理和回路の出力５
▲，５Ｂ， ５０．５Ｄから第２図の５▲ｅ ５ Ｂ
ｓ ５ ０ ｔ ５ Ｄのようなバイナリ信号で表わさ
れた三角波を得ることができる。すなわち、出力５Ａ，
５Ｂ，５（ｉ，５Ｄを４ビットのバイナリ信号と見ると
、時刻ｔ１から時刻ｔ２までは増加モードとなり、時刻
ｔ２からは減少モードとなるから、ディジタμ的な三角
波と見ることができる０そしてこの増加モードと減少モ
ードとの関係は、制御出力６の出力を反転させれば反転
させることができる。一方、このような排他的論理和回
路３▲，５Ｂ．３０，３Ｄは４個が１個のパッケージに
収納されているので、回路はきわめて簡単にすることが
できる。
生回路は、一定の周期のバ〃ヌが入力されるｎビットバ
イナリカウンタ（ｎは２以上の正の整数）と、最大（ｎ
−１）個の排他的論理和回路とからなり、前記ｎビット
バイナリカウンタの出力のうち、最大（ｎ−１）ビット
までの出力を三角波データ出力として前起最大（ｎ−１
）個の排他的論理和回路の一方の入力端子にそれぞれ入
力し、かつ前記最大ビットの出力より１ビット高い出力
を制御出力として前起排他的論理和回路の他方の入力端
子に共通に入力し、それぞれの排他的論理和回路の出力
からバイナリ信号で表わされた三角波を得るものである
〇 作用 ｎビットバイナリカウン夕の出力を三角波データ出力と
制御出力とに分けて排他的論理和回路に入力し、その出
力からバイナリ信号で表わされた三角波を得るものであ
るから、ディジタル三角波発生回路を簡単に構成するこ
とができるＯ 実施例 以下実施例により説明する。第１図は本発明のディジタ
μ三角波発生口路の回路図で、第３図と同じ機能を有す
る部分には同じ符号を付している＠第１図において、バ
μス発生器１は第２図のＯＫのような一定の周期のパＩ
ｖスを出力し、そのパ〃スを５ビットバイナリカウンタ
２（ｎ−５）に入力する。この５ビットバイナリカウン
タ２の出力４▲，４Ｂ．４０，４Ｄ，６からは、各バ〃
スの立ち上がりで第２図の４▲，４Ｂ，４０，４Ｄ，６
のような２分周、４分周、８分周、１６分周、３２分周
されたバ／％／スが出力され、４ビットまでの出力、す
なわち４▲，４Ｂ．４Ｇ．４Ｄの各出力を三角波データ
出力として第１図に示した４個の排他的論理和回路３▲
＊ ３Ｂ＊ ３ ０ｓ ３Ｄの一方の入力端子にそれぞ
れ入力し、５ビットの出力、すなわち出力６を制御出力
として前起排他的論理和回路３▲．３Ｂ＊ ３０ｅ ３
Ｄの他方の入力端子に共通に入力する。このように構或
することにより、それぞれの排他的論理和回路の出力５
▲，５Ｂ， ５０．５Ｄから第２図の５▲ｅ ５ Ｂ
ｓ ５ ０ ｔ ５ Ｄのようなバイナリ信号で表わさ
れた三角波を得ることができる。すなわち、出力５Ａ，
５Ｂ，５（ｉ，５Ｄを４ビットのバイナリ信号と見ると
、時刻ｔ１から時刻ｔ２までは増加モードとなり、時刻
ｔ２からは減少モードとなるから、ディジタμ的な三角
波と見ることができる０そしてこの増加モードと減少モ
ードとの関係は、制御出力６の出力を反転させれば反転
させることができる。一方、このような排他的論理和回
路３▲，５Ｂ．３０，３Ｄは４個が１個のパッケージに
収納されているので、回路はきわめて簡単にすることが
できる。
なお、上記実施例では、ｎ−５とした５ビットバイナリ
カウンタ２を用いているが、夾用的には８ビット程度の
ものが好ましい。また５ビットバイナリカウンタ２の出
力のうち、４ビットまでの出力を三角波データ出力とし
て用いているが、これは最大４ビットまでの出力が利用
できることであり、４ビット以下の出力であっても、各
出力はどの分局出力であってもよいことは言うまでもな
い。
カウンタ２を用いているが、夾用的には８ビット程度の
ものが好ましい。また５ビットバイナリカウンタ２の出
力のうち、４ビットまでの出力を三角波データ出力とし
て用いているが、これは最大４ビットまでの出力が利用
できることであり、４ビット以下の出力であっても、各
出力はどの分局出力であってもよいことは言うまでもな
い。
発明の効果
実施例におい．て詳述した如く、本発明のディジタμ三
角波発生回路はきわめて簡単に構或することができる。
角波発生回路はきわめて簡単に構或することができる。
第１図は本発明のディジタル三角波発生回路の回路図、
第２図はそのタイムチャート、第３図は従来のディジタ
μ三角波発生回路の回路図である。 １・・・パμス発生器
第２図はそのタイムチャート、第３図は従来のディジタ
μ三角波発生回路の回路図である。 １・・・パμス発生器
Claims (1)
- 一定の周期のパルスが入力されるｎビットバイナリカウ
ンタ（ｎは２以上の正の整数）と、最大（ｎ−１）個の
排他的論理和回路とからなり、前記ｎビットバイナリカ
ウンタの出力のうち、最大（ｎ−１）ビットまでの出力
を三角波データ出力として前記最大（ｎ−１）個の排他
的論理和回路の一方の入力端子にそれぞれ入力し、かつ
前記最大ビットの出力より、ビット高い出力を制御出力
として前記排他的論理和回路の他方の入力端子に共通に
入力し、それぞれの排他的論理和回路の出力からバイナ
リ信号で表わされた三角波を得ることを特徴とするディ
ジタル三角波発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23351589A JPH0396121A (ja) | 1989-09-08 | 1989-09-08 | ディジタル三角波発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23351589A JPH0396121A (ja) | 1989-09-08 | 1989-09-08 | ディジタル三角波発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0396121A true JPH0396121A (ja) | 1991-04-22 |
Family
ID=16956239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23351589A Pending JPH0396121A (ja) | 1989-09-08 | 1989-09-08 | ディジタル三角波発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0396121A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4960467A (ja) * | 1972-08-03 | 1974-06-12 | ||
| JPS5132318A (ja) * | 1974-09-11 | 1976-03-18 | Kawai Musical Instr Mfg Co |
-
1989
- 1989-09-08 JP JP23351589A patent/JPH0396121A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4960467A (ja) * | 1972-08-03 | 1974-06-12 | ||
| JPS5132318A (ja) * | 1974-09-11 | 1976-03-18 | Kawai Musical Instr Mfg Co |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3838414A (en) | Digital wave synthesizer | |
| JPH07114466B2 (ja) | ビデオ信号フエーデイング回路 | |
| JPH0736717B2 (ja) | インバータ | |
| KR100373466B1 (ko) | D/a변환기 | |
| JP2003046388A (ja) | クロック同期装置 | |
| US20120027144A1 (en) | Multi-phase clock switching device and method thereof | |
| US4837721A (en) | Digital divider with integer and fractional division capability | |
| KR970063944A (ko) | 주파수분할회로 및 방법과 주파수분할회로가 내장된 전화단말기 | |
| KR100390384B1 (ko) | 펄스 분산기법을 이용한 펄스폭 변조기 및 임의 주파수발생기 | |
| JPH0338925A (ja) | デジタル／アナログ変換器 | |
| KR100595385B1 (ko) | 그레이코드 카운터 | |
| KR950022158A (ko) | 아날로그/디지탈 플래시 변환용 병합 디코딩 회로 | |
| KR0152344B1 (ko) | 펄스폭변조신호 발생회로 | |
| US4573178A (en) | Counter employing feedback shift register controlling hysteresis circuit | |
| JPH01311872A (ja) | Ｐｗｍ信号演算装置 | |
| SU409269A1 (ru) | Преобразователь угол —код12 | |
| RU2183347C2 (ru) | Сумматор с переменным модулем сложения | |
| SU1653156A1 (ru) | Делитель частоты следовани импульсов | |
| KR100186339B1 (ko) | 최대값/최소값 선별회로 | |
| JPH08147144A (ja) | ディジタル回路 | |
| SU1056447A1 (ru) | Цифроаналоговый преобразователь с многофазным выходом | |
| JPH06120829A (ja) | 逐次比較型ａｄコンバータ | |
| JPH09246869A (ja) | 雑音発生器 | |
| JPH05327427A (ja) | ランダムパルス生成装置及びランダムパルス生成方法 | |
| JPH0641967B2 (ja) | 論理波形生成装置 |