JPH0398301A - 半導体移相器 - Google Patents
半導体移相器Info
- Publication number
- JPH0398301A JPH0398301A JP23540889A JP23540889A JPH0398301A JP H0398301 A JPH0398301 A JP H0398301A JP 23540889 A JP23540889 A JP 23540889A JP 23540889 A JP23540889 A JP 23540889A JP H0398301 A JPH0398301 A JP H0398301A
- Authority
- JP
- Japan
- Prior art keywords
- phase shifter
- effect transistor
- capacitor
- fet
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電子走査アンテナ等に用いられ，その出力波
の位相を電気的に移相する半導体移相器に関するもので
ある。
の位相を電気的に移相する半導体移相器に関するもので
ある。
第５図は従来の半導体移相器の一構或例を示す図，第６
図は動作原理を説明するための簡略等価回路図であり，
図にかいて（１）は半導体基板．（２）は地導体．《６
》は入力用マイクロストリップ線路，（７）は出力用マ
イクロストリップ線路， ａｎはグランドパターン，
６Ｘ６はグランドパターン卸と地導体｛２）を接続する
ためのパイアホール，α３は高インピーダンス線路，
８４は低インビーダンヌ線路，α９は高インビーダンヌ
線路αＪと低インピーダンス線路ａ４とから構成された
バイアス回ｇ，ａｓはバイアスパッド，ｃ！４ｌはグラ
ンド，■は１／４波長マイクロストリップ線路，１２ｇ
は第１のインピーダンヌ変換用マイクロストリップ線路
．ωは第２のインビーダンヌ変換用マイクロストリップ
纏路， （Ｉｌｌは第１の電界効果トランジスタ（以下
ＦＥＴと称す。）のドレイン電極， Ｃ｛２は第１のＦ
Ｅ−Ｔのソース電極，３３は第１のＦＥＴのゲート電極
．（ロ）は第２０ＦＥＴのドレイン電極，ＣＩ９は第２
０ＦＥＴのソース電極，（至）は第２のＦＥＴのゲート
電極．（９）は入力端子，（至）は出力端子， Ｃ｛Ｉ
は１７４波長線路， （イ）は第１のインピーダンス変
換線路， ｔ４ｎは第２のインピーダンス変換線路，１
４２は第１のＦＥＴ， ｆ４３は第２のＦＥＴ，（自）
は第１のＦＥＴのゲート端子，器は第２０ＦＥＴ（３） のゲート端子である。
図は動作原理を説明するための簡略等価回路図であり，
図にかいて（１）は半導体基板．（２）は地導体．《６
》は入力用マイクロストリップ線路，（７）は出力用マ
イクロストリップ線路， ａｎはグランドパターン，
６Ｘ６はグランドパターン卸と地導体｛２）を接続する
ためのパイアホール，α３は高インピーダンス線路，
８４は低インビーダンヌ線路，α９は高インビーダンヌ
線路αＪと低インピーダンス線路ａ４とから構成された
バイアス回ｇ，ａｓはバイアスパッド，ｃ！４ｌはグラ
ンド，■は１／４波長マイクロストリップ線路，１２ｇ
は第１のインピーダンヌ変換用マイクロストリップ線路
．ωは第２のインビーダンヌ変換用マイクロストリップ
纏路， （Ｉｌｌは第１の電界効果トランジスタ（以下
ＦＥＴと称す。）のドレイン電極， Ｃ｛２は第１のＦ
Ｅ−Ｔのソース電極，３３は第１のＦＥＴのゲート電極
．（ロ）は第２０ＦＥＴのドレイン電極，ＣＩ９は第２
０ＦＥＴのソース電極，（至）は第２のＦＥＴのゲート
電極．（９）は入力端子，（至）は出力端子， Ｃ｛Ｉ
は１７４波長線路， （イ）は第１のインピーダンス変
換線路， ｔ４ｎは第２のインピーダンス変換線路，１
４２は第１のＦＥＴ， ｆ４３は第２のＦＥＴ，（自）
は第１のＦＥＴのゲート端子，器は第２０ＦＥＴ（３） のゲート端子である。
次に動作について説明する。第６図におして，第１のＦ
ＥＴｌ４３と第２のＦＥＴｆ４３の電気特性が等しくか
つその簡略等価回路はドレインンース間抵抗ｒｄｓ ，
ドレインンース間容量ｃａｓの並列接続とみなせる
ものとし．１た第１のインピーダンス変換線路一と第２
のインピーダンス変換線路間の電気粋性が等しく更に１
／４波長線路（至）の特性インビーダンヌを５００．評
価系を５００とすれば，入力端子（９）から入力し出力
端子（至）に出力する高周波信号の透過係数Ｔは以下の
第（１）式で表わされる。
ＥＴｌ４３と第２のＦＥＴｆ４３の電気特性が等しくか
つその簡略等価回路はドレインンース間抵抗ｒｄｓ ，
ドレインンース間容量ｃａｓの並列接続とみなせる
ものとし．１た第１のインピーダンス変換線路一と第２
のインピーダンス変換線路間の電気粋性が等しく更に１
／４波長線路（至）の特性インビーダンヌを５００．評
価系を５００とすれば，入力端子（９）から入力し出力
端子（至）に出力する高周波信号の透過係数Ｔは以下の
第（１）式で表わされる。
ここで
但し，
ｚｃ＝インピーダンス変換線路の特性インビ（４）
−ダンヌ
θ−インピーダンス変換線路の電気長
ＦＥＴのゲート端子１４４１にＯＶ（以下順ノくイアヌ
と称す。）を印加すると， ｒｄｓ→０となり第（２
１式よυＺ−Ｉ ＺＣ ｔａｎθとなるため，入力端子
Ｃ３７１から入力し出力端子（至）に出力する高周波信
号の透過位相変化量θ１は．第［１１式よｂ以下の第（
３）式となる。
と称す。）を印加すると， ｒｄｓ→０となり第（２
１式よυＺ−Ｉ ＺＣ ｔａｎθとなるため，入力端子
Ｃ３７１から入力し出力端子（至）に出力する高周波信
号の透過位相変化量θ１は．第［１１式よｂ以下の第（
３）式となる。
要に，ＦＥＴのゲート端子１４４１．１４５に ビンチ
オフ′亀圧以下（以下逆バイアスと称す。）にするとｒ
ｄＳ−ｓｏｏとなう．第｛２｝式よりＺ’＝−ｊＺｃ（
１／Ｚｃωｃｄｓ−ｔａｎθ）／（ｌ＋ｔａｎθ／ｚ
Ｃ ωｃ ｄ ｓ ） となるため入力端子一から
入力し出力端子（至）に出力する高周波信号の透過位相
変化量θ２は，第（１）式より以下の第（４１式となる
。
オフ′亀圧以下（以下逆バイアスと称す。）にするとｒ
ｄＳ−ｓｏｏとなう．第｛２｝式よりＺ’＝−ｊＺｃ（
１／Ｚｃωｃｄｓ−ｔａｎθ）／（ｌ＋ｔａｎθ／ｚ
Ｃ ωｃ ｄ ｓ ） となるため入力端子一から
入力し出力端子（至）に出力する高周波信号の透過位相
変化量θ２は，第（１）式より以下の第（４１式となる
。
従って， ＦＦ．Ｔを順バイアス状態から逆バイアス
状態に切ル換えることによう，出力端子（至）における
出力波相互間の位相差△θを△θ＝０１−０２とするこ
とができる。
状態に切ル換えることによう，出力端子（至）における
出力波相互間の位相差△θを△θ＝０１−０２とするこ
とができる。
従来の半導体移相器は以上のように構威されているため
特性の等しい２個のＦＥＴと，２個のインピーダンス変
換線路及び１／４波長線路が必要であり．回路構成が大
形化し．コスト及び量産性の面での課題があった。
特性の等しい２個のＦＥＴと，２個のインピーダンス変
換線路及び１／４波長線路が必要であり．回路構成が大
形化し．コスト及び量産性の面での課題があった。
この発明は，上記のような課題を解消するためになされ
たもので．１個のＦＥＴのみで，しかもインビーダンヌ
変換線路及び１／４波長線路を用いず小形な半導体移相
器を得ることを目的とする。
たもので．１個のＦＥＴのみで，しかもインビーダンヌ
変換線路及び１／４波長線路を用いず小形な半導体移相
器を得ることを目的とする。
（１） この発明による半導体移相器はＦＥＴのドレ
インソース間にインダクタとキャパシタよりな４， る
固定π型移相器を装荷し，ＦＥＴを７１１１バイアス状
態から逆バイアス状態に切ジ換えることによシ，高周波
信号の伝搬経路をＦＥＴ側から固定π型移（５） （６） 相器側に切り換えることによう所定の位相変化を祷るよ
うにしたものである。
インソース間にインダクタとキャパシタよりな４， る
固定π型移相器を装荷し，ＦＥＴを７１１１バイアス状
態から逆バイアス状態に切ジ換えることによシ，高周波
信号の伝搬経路をＦＥＴ側から固定π型移（５） （６） 相器側に切り換えることによう所定の位相変化を祷るよ
うにしたものである。
＋２１ この発明による半導体移相器は固定π．型移
相器を構成するインダクタにパターンインダクタ，キャ
パシタに平行平板コンデンサを用いることによう，半導
体基板上にＦＥＴと共に一体形成できるようにしたもの
である。
相器を構成するインダクタにパターンインダクタ，キャ
パシタに平行平板コンデンサを用いることによう，半導
体基板上にＦＥＴと共に一体形成できるようにしたもの
である。
（３１ この発明による半導体移相器は固定π型移相
器を構或するインダクタにスパイラルインダクタ，キャ
パシタに櫛形コンデンサの採用を可能とし．設計・製造
にバリエーションが持てるようにしたものである。
器を構或するインダクタにスパイラルインダクタ，キャ
パシタに櫛形コンデンサの採用を可能とし．設計・製造
にバリエーションが持てるようにしたものである。
この発明における半導体移相器は，１個のＦＥＴと１個
の固定π型移相器のみで構或されるため．回路構或が小
形で，低価格かつｉｔ産性のある半導体移相器を提供で
きる。
の固定π型移相器のみで構或されるため．回路構或が小
形で，低価格かつｉｔ産性のある半導体移相器を提供で
きる。
以下．この発明の一実施例を区について説明する。第１
図はこの発明による半導体移相器の構成（７） を示す図，第２図は動作原理を説明するための簡略等価
回路図，第３図はこの発明による半導体移相器の他の構
成を示す図，第４図は同じくこの発明による半導体移相
器の他の構或を示す図であう，図において＋３１はドレ
イン電極，ｃ４》はソース電極，（５１はゲート電極，
（８》は第１の平行平板コンデンサ，（９１は第２の平
行平板コンデンサ， （１１１はパターンインダクタ，
αＤはＦＥＴ，＋ＩＩはドレイン端子，（１９はソ，−
ス端子，（イ）はゲート端子， ｃａｎは第１のコンデ
ンサ，■は第２のコンデンサ．■はインダクタ，■はス
パイラルインダクタ，■は第１の櫛形コンデンサ．＠は
第２の櫛形コンデンサである。
図はこの発明による半導体移相器の構成（７） を示す図，第２図は動作原理を説明するための簡略等価
回路図，第３図はこの発明による半導体移相器の他の構
成を示す図，第４図は同じくこの発明による半導体移相
器の他の構或を示す図であう，図において＋３１はドレ
イン電極，ｃ４》はソース電極，（５１はゲート電極，
（８》は第１の平行平板コンデンサ，（９１は第２の平
行平板コンデンサ， （１１１はパターンインダクタ，
αＤはＦＥＴ，＋ＩＩはドレイン端子，（１９はソ，−
ス端子，（イ）はゲート端子， ｃａｎは第１のコンデ
ンサ，■は第２のコンデンサ．■はインダクタ，■はス
パイラルインダクタ，■は第１の櫛形コンデンサ．＠は
第２の櫛形コンデンサである。
次に動作について説明する。第２図においてＦＥＴａ？
ｌがＪ順バイアス時ドレインソース間抵抗ｒｄ ｓ→０
となるため，ドレイン端子αａからスカした高周波信号
はイース端子ａＳに無損失（実際はｒｄｓ＝Ｏでないた
め若干の損失は伴う）かつ位相変化無しで出力する。次
にＦＥＴ（ｉｎ，ｔ逆バイアスにするとドレインンース
間抵抗ｒｄｓ→■となるため，ドレイン端子ａＳから入
力した高周波信号は第１０コ（８） ンデンサｃａｎ， インダクタ■．第２のコンデンサ
■を介してソース端子ｌＩ！Ｊに出力する。評価系ヲ５
００とすると，このときの位相変化量△θは以下の第１
５１式で表わされる。
ｌがＪ順バイアス時ドレインソース間抵抗ｒｄ ｓ→０
となるため，ドレイン端子αａからスカした高周波信号
はイース端子ａＳに無損失（実際はｒｄｓ＝Ｏでないた
め若干の損失は伴う）かつ位相変化無しで出力する。次
にＦＥＴ（ｉｎ，ｔ逆バイアスにするとドレインンース
間抵抗ｒｄｓ→■となるため，ドレイン端子ａＳから入
力した高周波信号は第１０コ（８） ンデンサｃａｎ， インダクタ■．第２のコンデンサ
■を介してソース端子ｌＩ！Ｊに出力する。評価系ヲ５
００とすると，このときの位相変化量△θは以下の第１
５１式で表わされる。
Δθ＝ 一ｊａｎ−１ ｛ １．７ ５ ０ （ １
／ωＬ−ωＣ） ｝−＋５１但し． Ｌ＝インダクタ■のインダクタンス Ｃ＝第１のコンデンサＱ１ｌ及び第２のコンデンサ■の
容量 ここで ωＬ｛１＋（５０ωＣ）２ｋ＝ｓ．ｏｏｏωＣ ・
・・・・・・・・（６）となるようにＬ， Ｃ値を選
べば，ドレイン端子ａＳから入力した高周波信号は無反
射で所望の位相変化Δθにてソース端子０に出力する。
／ωＬ−ωＣ） ｝−＋５１但し． Ｌ＝インダクタ■のインダクタンス Ｃ＝第１のコンデンサＱ１ｌ及び第２のコンデンサ■の
容量 ここで ωＬ｛１＋（５０ωＣ）２ｋ＝ｓ．ｏｏｏωＣ ・
・・・・・・・・（６）となるようにＬ， Ｃ値を選
べば，ドレイン端子ａＳから入力した高周波信号は無反
射で所望の位相変化Δθにてソース端子０に出力する。
第３図は．第２図のインダクタのとじてスパイラルイン
ダクタを用いたときの半導体移相器の構成図で，大きな
インダクタンスを小形に実現できる。
ダクタを用いたときの半導体移相器の構成図で，大きな
インダクタンスを小形に実現できる。
第４図は，第２図の第１のコンデンサｃａｎ，第２のコ
ンデンサ■として櫛形コンデンサを用いたときの半導体
移相器の構成図で．小さな容量を精度良く実現できると
いう特徴がある。いずれの場合も設定位相，設定周波数
，回路集積度あるいはプロセス等に応じて使い分けて使
用することができ同様な効果を奏する。
ンデンサ■として櫛形コンデンサを用いたときの半導体
移相器の構成図で．小さな容量を精度良く実現できると
いう特徴がある。いずれの場合も設定位相，設定周波数
，回路集積度あるいはプロセス等に応じて使い分けて使
用することができ同様な効果を奏する。
この発明による半導体移相器は．１個のＦＥＴとインダ
クタとコンデンサからなる固定π型移相器のみで構威さ
れるため，回路構成が小形で．低価格かつ量産性のある
半導体移相器を提供できるという効果がある。
クタとコンデンサからなる固定π型移相器のみで構威さ
れるため，回路構成が小形で．低価格かつ量産性のある
半導体移相器を提供できるという効果がある。
第１図はこの発明による半導体移相器の構或ヲ示す図，
第２図はその簡略等価画路図，第３図はこの発明による
半導体移相器の他の構成を示す区，第４図は同じくこの
発明による半導体移相器の他の構成を示す図．第５図は
従来の半導体移相器の一構成例を示す図，第６図はその
簡略等価回路図である。 図にかいて（１）は半導体基板，（２１は地導体， ＋
３１はドレイン電極．Ｃ４：はソース電極，Ｃ５１はゲ
ート電極．＋６１は入力用マイクロストリップ線路，（
７》は出力用マイクロストリップ線路．（８）は第１の
平行平板コンデンサ．（９）は第２の平行平板コンデン
サ，帥はパターンインダクタ，αＤはグランドパターン
，α語はパイアホール，α３は高インピーダンス線路，
α◆は低インピーダンス線路，α勺はパイアヌ回路．α
ｅはバイアスパッド， ａ７）ＦｉＦＥＴ，αＳはドレ
イン端子，舖はソース端子，■はゲート端子．Ｑ１ｌは
第１のコンデンサ．のは第２のコンデンサ，■はインダ
クタ．ｃｌ４ｌはグランド．■はスパイラルインダクタ
，ｒＩＢは第１の櫛形コンデンサ，＠は第２の櫛形コン
デンサ．＠は１／４波長マイクロストリップ線路，Ｃ９
は第１のインピーダンス変換用マイクロストリップ線路
，ωは第２のインピーダンス変換用マイクロストリップ
線路，６Ｉ１は第１のＦＥＴのドレイン電極．Ｃ１３は
第１のＦＥＴのソース電極，ＣＩ１は第１のＦＥＴのゲ
ート電極．（財）は第２０ＦＥＴのドレイン電極．（至
）は第２のＦＥＴのソース電極，（至）は第２のＦＥＴ
のゲート電極，ｅｙ＋Ｆｉ入力端子．（至）は出力端子
．（至）は１７４波長線路． 咽は第１のインピーダン
ス変換線路，０１ｌは第２のインピーダンス変換線路，
圏は第１のＦＩＴ，４３は第２のＦＥＴ ，（自）は第
１のＦＥＴのゲート端子．卿は第２０ＦＥＴのゲート端
子である。 なか，図中，同一符号は同一．又は相当部分を示す。
第２図はその簡略等価画路図，第３図はこの発明による
半導体移相器の他の構成を示す区，第４図は同じくこの
発明による半導体移相器の他の構成を示す図．第５図は
従来の半導体移相器の一構成例を示す図，第６図はその
簡略等価回路図である。 図にかいて（１）は半導体基板，（２１は地導体， ＋
３１はドレイン電極．Ｃ４：はソース電極，Ｃ５１はゲ
ート電極．＋６１は入力用マイクロストリップ線路，（
７》は出力用マイクロストリップ線路．（８）は第１の
平行平板コンデンサ．（９）は第２の平行平板コンデン
サ，帥はパターンインダクタ，αＤはグランドパターン
，α語はパイアホール，α３は高インピーダンス線路，
α◆は低インピーダンス線路，α勺はパイアヌ回路．α
ｅはバイアスパッド， ａ７）ＦｉＦＥＴ，αＳはドレ
イン端子，舖はソース端子，■はゲート端子．Ｑ１ｌは
第１のコンデンサ．のは第２のコンデンサ，■はインダ
クタ．ｃｌ４ｌはグランド．■はスパイラルインダクタ
，ｒＩＢは第１の櫛形コンデンサ，＠は第２の櫛形コン
デンサ．＠は１／４波長マイクロストリップ線路，Ｃ９
は第１のインピーダンス変換用マイクロストリップ線路
，ωは第２のインピーダンス変換用マイクロストリップ
線路，６Ｉ１は第１のＦＥＴのドレイン電極．Ｃ１３は
第１のＦＥＴのソース電極，ＣＩ１は第１のＦＥＴのゲ
ート電極．（財）は第２０ＦＥＴのドレイン電極．（至
）は第２のＦＥＴのソース電極，（至）は第２のＦＥＴ
のゲート電極，ｅｙ＋Ｆｉ入力端子．（至）は出力端子
．（至）は１７４波長線路． 咽は第１のインピーダン
ス変換線路，０１ｌは第２のインピーダンス変換線路，
圏は第１のＦＩＴ，４３は第２のＦＥＴ ，（自）は第
１のＦＥＴのゲート端子．卿は第２０ＦＥＴのゲート端
子である。 なか，図中，同一符号は同一．又は相当部分を示す。
Claims (3)
- （１）半導体基板上に形成された電界効果トランジスタ
と，上記半導体基板上に形成され１端が上記電界効果ト
ランジスタのドレイン電極と接続された入力用マイクロ
ストリツプ線路と，１端が上記電界効果トランジスタの
ソース電極に接続された出力用マイクロストリツプ線路
と，上記半導体基板上に形成され１端が上記電界効果ト
ランジスタのドレイン電極に接続され他の１端が上記電
界効果トランジスタのソース電極に接続されたパターン
インダクタと，上記半導体基板上に形成され１端が接地
され他の１端が上記電界効果トランジスタのドレイン電
極に接続された第１の平行平板コンデンサと，１端が接
地され他の１端が上記電界効果トランジスタのソース電
極に接続された第２の平行平板コンデンサとから構成さ
れたことを特徴とする半導体移相器。 - （２）上記電界効果トランジスタのドレイン電極とソー
ス電極に接続されるインダクタをスパイラルインダクタ
としたことを特徴とする特許請求の範囲第（１）項記載
の半導体移相器。 - （３）１端が上記電界効果トランジスタのドレイン電極
と接続され他の１端が接地されたコンデンサ及び１端が
上記電界効果トランジスタのソース電極に接続され他の
１端が接地されたコンデンサを櫛形（インターデイジテ
ーテツド）コンデンサとしたことを特徴とする特許請求
の範囲第（１）項及び第（２）項記載の半導体移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23540889A JPH0398301A (ja) | 1989-09-11 | 1989-09-11 | 半導体移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23540889A JPH0398301A (ja) | 1989-09-11 | 1989-09-11 | 半導体移相器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0398301A true JPH0398301A (ja) | 1991-04-23 |
Family
ID=16985654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23540889A Pending JPH0398301A (ja) | 1989-09-11 | 1989-09-11 | 半導体移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0398301A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5379007A (en) * | 1993-05-31 | 1995-01-03 | Mitsubishi Denki Kabushiki Kaisha | Reflection phase shifter and multiple bit phase shifter |
| JP2008055355A (ja) * | 2006-08-31 | 2008-03-13 | Seiko Epson Corp | バルブユニットおよび液体噴射装置 |
-
1989
- 1989-09-11 JP JP23540889A patent/JPH0398301A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5379007A (en) * | 1993-05-31 | 1995-01-03 | Mitsubishi Denki Kabushiki Kaisha | Reflection phase shifter and multiple bit phase shifter |
| JP2008055355A (ja) * | 2006-08-31 | 2008-03-13 | Seiko Epson Corp | バルブユニットおよび液体噴射装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6349402B2 (ja) | ||
| JP2910681B2 (ja) | 半導体装置 | |
| CN1192594A (zh) | 平面介质集成电路 | |
| JPH0398301A (ja) | 半導体移相器 | |
| JPWO2005013411A1 (ja) | 帯域阻止フィルタ | |
| US7463111B2 (en) | Semiconductor device | |
| JPH05335815A (ja) | 導波管−マイクロストリップ変換器 | |
| JP2718984B2 (ja) | 共振器及びその共振器を用いたフィルタ | |
| JP3518249B2 (ja) | 高周波回路素子 | |
| JPH11136013A (ja) | 帯域通過装置 | |
| JPH03121601A (ja) | マイクロ波帯終端器 | |
| US5781079A (en) | Magnetostatic wave device | |
| JP4122600B2 (ja) | 電解効果トランジスタおよび半導体回路 | |
| JP2669066B2 (ja) | インピーダンス変換回路 | |
| JPS633207Y2 (ja) | ||
| JPS633205Y2 (ja) | ||
| JP2001352204A (ja) | 伝送線路およびそれを用いた回路素子およびそれらを用いた電子回路およびそれを用いた電子装置 | |
| JPS6149843B2 (ja) | ||
| JPS6378070A (ja) | 半導体装置 | |
| JP3398527B2 (ja) | 伝送線路の交差構造 | |
| JP3285010B2 (ja) | スタブ回路、スタブ回路の調整方法及び発振器 | |
| JPS5821964B2 (ja) | 反射型負性抵抗増幅器 | |
| JPH018002Y2 (ja) | ||
| JPH09260976A (ja) | 電界効果トランジスタ増幅器 | |
| JPS5830761B2 (ja) | 同軸−マイクロストリツプ変換器 |