JPH0399450A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH0399450A JPH0399450A JP1235528A JP23552889A JPH0399450A JP H0399450 A JPH0399450 A JP H0399450A JP 1235528 A JP1235528 A JP 1235528A JP 23552889 A JP23552889 A JP 23552889A JP H0399450 A JPH0399450 A JP H0399450A
- Authority
- JP
- Japan
- Prior art keywords
- prober
- wafer
- test head
- tester
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の特性試験を行うために用いられる半導体試
験装置に関し、 １個のテスタで複数枚のウェハの同時測定を可能にする
ことを目的とし、 プローバ本体と、該プローバ本体のステージ部に載置さ
れたウェハにプローブ針を接触させるテストヘッドと、
該テストヘッドと信号ケーブルで接続されたＬＳＩテス
タとよりなる半導体試験装置において、上記ステージ部
に、それぞれウェハを載置してＸ、Ｙ方向および回転方
向に位置調整できる複数個のウェハチャックを設けると
共に、上記テストヘッドには、前記ウェハチャックのそ
れぞれに対応してプローブカードを設け、１個のＬＳＩ
テスタで複数枚のウェハの特性を同時測定可能となるよ
うに構成する。
験装置に関し、 １個のテスタで複数枚のウェハの同時測定を可能にする
ことを目的とし、 プローバ本体と、該プローバ本体のステージ部に載置さ
れたウェハにプローブ針を接触させるテストヘッドと、
該テストヘッドと信号ケーブルで接続されたＬＳＩテス
タとよりなる半導体試験装置において、上記ステージ部
に、それぞれウェハを載置してＸ、Ｙ方向および回転方
向に位置調整できる複数個のウェハチャックを設けると
共に、上記テストヘッドには、前記ウェハチャックのそ
れぞれに対応してプローブカードを設け、１個のＬＳＩ
テスタで複数枚のウェハの特性を同時測定可能となるよ
うに構成する。
本発明は半導体装置の特性試験を行うために用いられる
半導体試験装置に関する。
半導体試験装置に関する。
第３図は従来の半導体試験装置を示す図である。
これは、ＬＳＩテスタ１と、該ＬＳＩテスタ１に信号ケ
ーブル２で接続しているテストヘッド３と、ＸＹ座標・
プローバテスタＩ／Ｆケーブル４で接続しているプロー
バ本体５とよりなり、該プローバ本体５には、プローバ
コントロール部６ト、ｘ軸周レール７及びＹ軸周レール
８でＸ、Ｙ方向に移動できるステージ部９と、該ステー
ジ部上に設けられたウェハチャック１０と、位置決め用
カメラ１１とを有し、テストヘッド３にはプローブ針１
２が植設されたプローブカード１３を有している。そし
てウェハチャック１０に載置したウェハ１４上に形成さ
れている半導体チップの所要の電極にプローブ針１２を
接触させ、該半導体チップの特性をＬＳＩテスタ１によ
り測定するようになっている。
ーブル２で接続しているテストヘッド３と、ＸＹ座標・
プローバテスタＩ／Ｆケーブル４で接続しているプロー
バ本体５とよりなり、該プローバ本体５には、プローバ
コントロール部６ト、ｘ軸周レール７及びＹ軸周レール
８でＸ、Ｙ方向に移動できるステージ部９と、該ステー
ジ部上に設けられたウェハチャック１０と、位置決め用
カメラ１１とを有し、テストヘッド３にはプローブ針１
２が植設されたプローブカード１３を有している。そし
てウェハチャック１０に載置したウェハ１４上に形成さ
れている半導体チップの所要の電極にプローブ針１２を
接触させ、該半導体チップの特性をＬＳＩテスタ１によ
り測定するようになっている。
上記従来の半導体試験装置では、１枚のウェハに形成さ
れている多数個の半導体チップを同時に測定する場合、
基板がＮ基板であると、第４図に示すように電源ＶＤＤ
が共通であるため、チップＡとチップＢはＧＮＤをリレ
ー１５で分離しなければそれぞれの特性を測定すること
はできない。このためチップＡ又はＢを測定するときリ
レー１５が入るためその接点の容量及び抵抗等により特
性が悪く現われ、歩留低下の原因となる。
れている多数個の半導体チップを同時に測定する場合、
基板がＮ基板であると、第４図に示すように電源ＶＤＤ
が共通であるため、チップＡとチップＢはＧＮＤをリレ
ー１５で分離しなければそれぞれの特性を測定すること
はできない。このためチップＡ又はＢを測定するときリ
レー１５が入るためその接点の容量及び抵抗等により特
性が悪く現われ、歩留低下の原因となる。
従って、このような場合、特性良く測定するためには数
台のプローバを用いて、多ステーシヨンテスタを使用し
なければならないという問題があった。
台のプローバを用いて、多ステーシヨンテスタを使用し
なければならないという問題があった。
本発明は上記従来の問題点に鑑み、１個のテスタで複数
枚のウェハを同時に測定することができる半導体試験装
置を提供することを目的とする。
枚のウェハを同時に測定することができる半導体試験装
置を提供することを目的とする。
上記目的を達成するために本発明の半導体試験装置にお
いては、プローバ本体５と、該プローバ本体５のステー
ジ部９に載置されたウェハ１４にプローブ針１２を接触
させるテストヘッド３と、該テストヘッド３と信号ケー
ブル２で接続されたＬＳＩテスタ１とよりなる半導体試
験装置において、上記ステージ部９にそれぞれウェハを
載置してＸ。
いては、プローバ本体５と、該プローバ本体５のステー
ジ部９に載置されたウェハ１４にプローブ針１２を接触
させるテストヘッド３と、該テストヘッド３と信号ケー
ブル２で接続されたＬＳＩテスタ１とよりなる半導体試
験装置において、上記ステージ部９にそれぞれウェハを
載置してＸ。
Ｙ方向及び回転方向に位置調整できる複数個のウェハチ
ャック１０．１０’を設けると共に、上記テストヘッド
３には前記ウェハチャック１０．１０’のそれぞれに対
応してプローブカード１３．１３’を設け、１個のＬＳ
Ｉテスタ１で複数枚のウェハ１４．１４’の特性を同時
測定可能としたことを特徴とする。
ャック１０．１０’を設けると共に、上記テストヘッド
３には前記ウェハチャック１０．１０’のそれぞれに対
応してプローブカード１３．１３’を設け、１個のＬＳ
Ｉテスタ１で複数枚のウェハ１４．１４’の特性を同時
測定可能としたことを特徴とする。
同一ステージ部９に複数個のウェハチャック１０．１０
’を設けると共にウェハチャック１０．１０’に対応し
てテストヘッド３に複数個のプローブカード１３．１３
’を設けることにより、ウェハチャック１ｏ、ｘｏ′Ｕ
士は分離しているが同じステージ上にあるため、各チャ
ック１０．１０’は同じ動作をすることができるので１
個のＬＳＩテスタ１で複数枚のウェハ１４．１４’の特
性を同時に測定することができる。
’を設けると共にウェハチャック１０．１０’に対応し
てテストヘッド３に複数個のプローブカード１３．１３
’を設けることにより、ウェハチャック１ｏ、ｘｏ′Ｕ
士は分離しているが同じステージ上にあるため、各チャ
ック１０．１０’は同じ動作をすることができるので１
個のＬＳＩテスタ１で複数枚のウェハ１４．１４’の特
性を同時に測定することができる。
第１図は本発明の実施例を示す図である。
本実施例は、ＬＳＩテスタ１と、該ＬＳＩテスタ１に信
号ケーブル２で接続しているテストヘッド３と、ｘＹ座
標・プローバテスタＩ／Ｆケーブル４で接続しているプ
ローバ本体５とよりなり、該プローバ本体５には、プロ
ーバコントロール部６と、共通Ｘ軸周レール７及び共通
Ｙ軸周レール８でＸ・Ｙ方向に移動できるステージ部９
と位置決め用カメラ１１とを有していることは第３図で
説明した従来例と同様であり、本実施例の要点は、プロ
ーバ本体５のステージ部９の上に複数個の回転可能な、
ウェハチャック１０．１０’及び該チャック１０．１０
’をそれぞれＸ、Ｙ方向に移動させることができる個別
Ｘ軸周レール１５及び個別Ｙ軸周レール１６とを設ける
と共に、テストヘッド３にはつエバチャック１０．１０
’ に対応してプローブカード１３．１３’を設けたこ
とである。
号ケーブル２で接続しているテストヘッド３と、ｘＹ座
標・プローバテスタＩ／Ｆケーブル４で接続しているプ
ローバ本体５とよりなり、該プローバ本体５には、プロ
ーバコントロール部６と、共通Ｘ軸周レール７及び共通
Ｙ軸周レール８でＸ・Ｙ方向に移動できるステージ部９
と位置決め用カメラ１１とを有していることは第３図で
説明した従来例と同様であり、本実施例の要点は、プロ
ーバ本体５のステージ部９の上に複数個の回転可能な、
ウェハチャック１０．１０’及び該チャック１０．１０
’をそれぞれＸ、Ｙ方向に移動させることができる個別
Ｘ軸周レール１５及び個別Ｙ軸周レール１６とを設ける
と共に、テストヘッド３にはつエバチャック１０．１０
’ に対応してプローブカード１３．１３’を設けたこ
とである。
このように構成された本実施例は、例えばＬＳＩテスタ
１にテストチャンネル１２８ピン（他に２５６ピン、５
１２ビン等あり）のものを用いた場合、そのテストチャ
ンネルを複数（図では２個）のプローブカード１３．１
３’に等分し、一方のプローブカード１３には１〜６４
ビンを、他方のプローブカード１３′には６５〜１２８
ビンを配分し、それぞれをプローブ針１２に接続して
おくことにより、ＬＳＩテスタ１は、１ピン＝６５ビン
、２ピン＝６６ビンといった様に１〜６４ピン＝６５ピ
ン〜１２８ ピンに対して同じ信号を出し、２枚のウェ
ハ１４，１４’の特性を同時に測定することができる。
１にテストチャンネル１２８ピン（他に２５６ピン、５
１２ビン等あり）のものを用いた場合、そのテストチャ
ンネルを複数（図では２個）のプローブカード１３．１
３’に等分し、一方のプローブカード１３には１〜６４
ビンを、他方のプローブカード１３′には６５〜１２８
ビンを配分し、それぞれをプローブ針１２に接続して
おくことにより、ＬＳＩテスタ１は、１ピン＝６５ビン
、２ピン＝６６ビンといった様に１〜６４ピン＝６５ピ
ン〜１２８ ピンに対して同じ信号を出し、２枚のウェ
ハ１４，１４’の特性を同時に測定することができる。
測定時のブローμは第２図に示す様に２枚のウェハ１４
．１４’に対し、そのチップの＃１．＃２・・・＃Ｎと
測定する様にステージ部９がＸ軸・Ｙ軸に動ごき、その
時のＸ／Ｙ座標はウェハ１４．１４’とも同じ（ステー
ジ部が動くため）である。なお各ウェハ１４，１４’の
位置合わせは、予めカメラ１１で各ウェハ１４．１４’
の基準位置を見て、それぞれの個別Ｘ軸周レール１５と
個別Ｙ軸周レール１６とによりウェハチャック１０．１
０’を移動して位置決めしておく。ＬＳＩテスタ１はＸ
／Ｙ座標をプローバコントロール部６のｘＹコーデイネ
ータ１７から受は取り、現在どのチップを測定している
かを知る事ができ、各ウェハ１４．１４’の測定状態が
、各測定時と同時に知ることができる。
．１４’に対し、そのチップの＃１．＃２・・・＃Ｎと
測定する様にステージ部９がＸ軸・Ｙ軸に動ごき、その
時のＸ／Ｙ座標はウェハ１４．１４’とも同じ（ステー
ジ部が動くため）である。なお各ウェハ１４，１４’の
位置合わせは、予めカメラ１１で各ウェハ１４．１４’
の基準位置を見て、それぞれの個別Ｘ軸周レール１５と
個別Ｙ軸周レール１６とによりウェハチャック１０．１
０’を移動して位置決めしておく。ＬＳＩテスタ１はＸ
／Ｙ座標をプローバコントロール部６のｘＹコーデイネ
ータ１７から受は取り、現在どのチップを測定している
かを知る事ができ、各ウェハ１４．１４’の測定状態が
、各測定時と同時に知ることができる。
以上説明した様に本発明によれば、１個のＬＳＩテスタ
を用い、シングル測定と同特性で多数枚のウェハを同時
に測定することが可能となり、半導体装置の特性試験を
効率的に行うことが可能となる。またプロセス条件を変
えた複数枚のウェハを実験ロットとした場合、比較測定
が容易となるという利点もある。
を用い、シングル測定と同特性で多数枚のウェハを同時
に測定することが可能となり、半導体装置の特性試験を
効率的に行うことが可能となる。またプロセス条件を変
えた複数枚のウェハを実験ロットとした場合、比較測定
が容易となるという利点もある。
第１図は本発明の実施例を示す図、
第２図は本発明の実施例によるウェハの測定順序を示す
図、 第３図は従来の半導体試験装置を示す図、第４図は発明
が解決しようとする問題点を説明するための図である。 図において、 １はＬＳＩテスタ、 ２は信号ケーブル、 ３はテストヘッド、 ４はｘＹ座標・プローバテスタＩ／Ｆケーブノペ５はプ
ローバ本体、 ６はプローバコントロール部、 ７は共通Ｘ軸周レール、 ８は共通Ｙ軸周レール、 ９はステージ部、 １０．１０’ はウェハチャック、 １１はカメラ、 １２はプローブ針、 １３はプローブカード、 １４．１４’はウェハ、 １５は個別Ｘ軸周レール、 １６は個別Ｙ軸周レール、 １７はＸ／Ｙコーデイネータ を示す。
図、 第３図は従来の半導体試験装置を示す図、第４図は発明
が解決しようとする問題点を説明するための図である。 図において、 １はＬＳＩテスタ、 ２は信号ケーブル、 ３はテストヘッド、 ４はｘＹ座標・プローバテスタＩ／Ｆケーブノペ５はプ
ローバ本体、 ６はプローバコントロール部、 ７は共通Ｘ軸周レール、 ８は共通Ｙ軸周レール、 ９はステージ部、 １０．１０’ はウェハチャック、 １１はカメラ、 １２はプローブ針、 １３はプローブカード、 １４．１４’はウェハ、 １５は個別Ｘ軸周レール、 １６は個別Ｙ軸周レール、 １７はＸ／Ｙコーデイネータ を示す。
Claims (1)
- 【特許請求の範囲】 １、プローバ本体（５）と、該プローバ本体（５）のス
テージ部（９）に載置されたウェハ（１４）にプローブ
針（１２）を接触させるテストヘッド（３）と、該テス
トヘッド（３）と信号ケーブル（２）で接続されたＬＳ
Ｉテスタ（１）とよりなる半導体試験装置において、 上記ステージ部（９）に、それぞれウェハを載置してＸ
、Ｙ方向及び回転方向に位置調整できる複数個のウェハ
チャック（１０、１０′）を設けると共に、上記テスト
ヘッド（３）には前記ウェハチャック（１０、１０′）
のそれぞれに対応してプローブカード（１３、１３′）
を設け、１個のＬＳＩテスタ（１）で複数枚のウェハ（
１４、１４′）の特性を同時測定可能としたことを特徴
とする半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235528A JPH0399450A (ja) | 1989-09-13 | 1989-09-13 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235528A JPH0399450A (ja) | 1989-09-13 | 1989-09-13 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0399450A true JPH0399450A (ja) | 1991-04-24 |
Family
ID=16987311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1235528A Pending JPH0399450A (ja) | 1989-09-13 | 1989-09-13 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0399450A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6844209B2 (en) * | 1998-04-28 | 2005-01-18 | Fujitsu Limited | Semiconductor device having a matrix array of contacts and a fabrication process thereof |
| JP2013044665A (ja) * | 2011-08-25 | 2013-03-04 | Micronics Japan Co Ltd | 発光素子の検査装置及び検査方法 |
| CN107863302A (zh) * | 2017-11-02 | 2018-03-30 | 德淮半导体有限公司 | 测试装置以及测试方法 |
-
1989
- 1989-09-13 JP JP1235528A patent/JPH0399450A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6844209B2 (en) * | 1998-04-28 | 2005-01-18 | Fujitsu Limited | Semiconductor device having a matrix array of contacts and a fabrication process thereof |
| JP2013044665A (ja) * | 2011-08-25 | 2013-03-04 | Micronics Japan Co Ltd | 発光素子の検査装置及び検査方法 |
| CN107863302A (zh) * | 2017-11-02 | 2018-03-30 | 德淮半导体有限公司 | 测试装置以及测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3293995B2 (ja) | プロ−ビング装置およびプロ−ビング方法 | |
| JPH04130639A (ja) | プローブカードの触針とウェーハとの接触検出方法および検出装置 | |
| US4052793A (en) | Method of obtaining proper probe alignment in a multiple contact environment | |
| JPH02257650A (ja) | 集積回路の自己検査装置 | |
| CN108333395A (zh) | 一种基于晶圆测试设计的探针卡基板 | |
| US8378698B2 (en) | Integrated circuit testing apparatus and method | |
| US6011405A (en) | Apparatus and method for probing multiple integrated circuit dice in a semiconductor wafer | |
| JPH0399450A (ja) | 半導体試験装置 | |
| US6262586B1 (en) | Probing method and apparatus utilizing an optimal probing mode | |
| JPS6024030A (ja) | 半導体ウエハ測定方法 | |
| JPS6184029A (ja) | 半導体検査装置 | |
| JPH0346246A (ja) | 検査装置 | |
| JPH0195529A (ja) | ウエーハのテスト方法 | |
| JPH1145916A (ja) | 半導体ウェハ試験装置および半導体ウェハの試験方法 | |
| JPH02210276A (ja) | プローバ及びプロービング方法 | |
| JPS59171131A (ja) | 半導体集積回路の試験方法 | |
| JPH0429350A (ja) | 半導体テスト方法 | |
| JPH0353171A (ja) | 半導体集積回路試験装置 | |
| JP2717884B2 (ja) | 半導体ウエハ測定方法 | |
| JPS6313341A (ja) | 半導体集積回路とその試験方法 | |
| JPH05315414A (ja) | プローブカード及びその仕様検査方法 | |
| JPH01119769A (ja) | 検査装置用プローブ | |
| JP2002340979A (ja) | 測定装置の運転方法 | |
| JPS6115340A (ja) | ウエハプロ−バ | |
| JPH0438846A (ja) | 半導体集積回路装置の機能試験方法 |