JPH0410009A - デジタルデータの非線形変換方法及びこれを用いた信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、入力データに対して非線形な出力データを得
るデジタルデータの非線形変換方法に関し、更に、該デ
ータ変換方法を用いたオーディオ信号の信号処理装置に
関する。

（ロ）従来の技術 近年、映画館での立体音場再生を効果的に実現したステ
レオシステムが開発された。これを、従来のステレオ装
置の左チャネルと右チャネルにサラウンドチャネルを後
方に加えて家庭でも立体音場再生を可能にしたステレオ
装置が開発されている。

さらに、最近ではより本格化して、映画館とほぼ同等の
立体音場再生効果が得られるサラウンドステレオシステ
ムが発表された。これは、原音の左右チャネルのオーデ
ィオ信号に、音の定位を明確にする方向性強調と言う信
号処理が施されることが大きな特徴である。この方式の
再生においては、左右チャネルのオーディオ信号から左
チャネルし、右チャネルＲ、サラウンドチャネルＳ、及
び、センターチャネルＣを作成する。しかもその時　左
右の信号のレベル差に基づいて、方向性強調を付加する
のである。

第５区は、方向性強調を行う信号処理装置の回路ブロッ
ク図である。

各チャネルＬ、Ｈのオーディオ信号は、各々バンドパス
フィルタ（１）に入力され、レベル検圧に不必要な帯域
が取り除かれる。バンドパスフィルタ（１）の出力から
、加算及び減算回路（２）によりＬ−Ｒ（サラウンドチ
ャネルＳ）とＬ十Ｒ（センターチャネルＣ）の信号を作
成する。そして、各チャネルのオーディオ信号は、全波
整流回路（３）によって整流され、各チャネルのレベル
を示す電圧Ｌｖ、・Ｒｖ、Ｓｖ、Ｃｖに変換され、更に
、各チャネルのレベルＬｖ、Ｒｖ、Ｓｖ、Ｃｖは、差動
入力の対数変換回路（４）で各チャネルのレベル差、Ｌ
ｖ−Ｒｖ、Ｃｖ　　Ｓｖが対数変換される。この対数変
換されたレベル差ＬＶ−ＲＶ、Ｃｖ−３ｖは積分回路（
５）によって積分される。積分回路（５）は、レベル差
Ｌｖ−Ｒｖ、Ｃｖ−８ｖの変化の速さを検出する時定数
切り替え回路（６）によって、積分時定数が切り替えら
れる。積分されたレベル差Ｌｖ−Ｒｖ、ＣＶ−３Ｖは、
極性判定回路（７）によって４つの制御信号ＥＬ、ＥＲ
，Ｅｏ、Ｅ５が作成される。即ち、Ｒ／Ｌ〉１の場合は
Ｅｔ、にＬｖ　　Ｒｖの積分値に応じた電圧を出力し、
Ｒ／Ｌ＜１の場合はＥ８にＬｖ−Ｒｖの積分値に応じた
電圧を出力し、また、Ｓ／Ｃ＞１の場合はＥ。にＣｖ−
ＳＶの積分値に応じた電圧を出力し、Ｓ／Ｃ＜１の場合
はＥ、にＣｖ−８９の積分値に応じた電圧を出力する。

ＶＣＡ（ボルテージ　コンドロールド・アンプ）（８）
は、入力された左チャネルＬと右チャネルＲのオーディ
オ信号を制御信号Ｅ　Ｌ、　Ｅ　Ｒ，Ｅ　ｃ、　Ｅ　ｓ
の各々によって制御されるアンプによって増幅し、８個
の信号を出力する。この８個の信号と左チャネルＬと右
チャネルＲのオーディオ信号を加算回路（９）において
加算し、Ｌ、Ｒ，Ｃ１Ｓの各チャネル信号を作成出力す
る。この出力が方向性強調の施された信号となる。

この技術については　日経エレクトロニクス、１９８８
年６月２７日（Ｎｏ４５０号）の第８８頁から第８９頁
に詳細に記述されている。

（ハ）発明が解決しようとする課題 第５図に記載した方向性強調を有するオーディオ信号処
理装置は、アナログで入力された左右チャネルのオーデ
ィオ信号をアナログのまま処理している。

ところが、最近オーディオ信号用のＤＳＰ　（デジタル
・シグナル・プロセッサ）が開発され、グラフインクイ
コライザや残響音等の処理が音質の劣化無しにデジタル
で簡単に行えるようになった。即ち、アナログのオーデ
ィオ信号をデジタルに変換し、このデジタル信号に対し
てＤＳＰ内部で各種の音響効果を実現するための処理を
施し。

その結果のデジタル出力を再びアナログ信号に変換する
のである。ここで、ＡＤ及びＤＡ変換のサンプリング周
波数は、４８　Ｋ　Ｈｚ、４４．１ＫＨ２あるいは３２
ＫＨ２が使用される。

そこで、ＤＳＰを使用して第５図に示すような方向性強
調を有するオーディオ信号処理装置を実現することが考
えられたが、例えば　４４１ＫＨ２毎に入力されてくる
デジタルデータに対して　ＤＳＰに第５図に示す処理を
全て実行させることはステップ数が膨大となり、実現が
困難であった。あるいは、非常に高速で動作するＤＳＰ
が必要となるため、コスト高となり、一般消費者に受は
入れられるオーディオ装置はできない。

また、第５図における対数変換回路（４）をＤＳＰで実
現するためには　テーラ−近似あるいはチエビシエフ近
似等の近似式に基づいた計算をしなければならない。こ
の場合には、計算のためのプログラムスフテブが非常に
長（なり、また、時間も多く必要となるため、更にＤＳ
Ｐでの実現を困難にしていた。

一方、近似計算を行わずに対数変換する方法がある。こ
の方法は、第６図に示すように、入力を均等に分割し、
分割された各入力に対する変換値をメモリに記憶してお
き、入力データをアドレスとして変換出力データを求め
る方法である。この方法によると、分割された一つの範
囲内にある入力は全て同じ出力データとなるため、真の
対数変換値との誤差が大きくなる。特に２入力が小さい
場合にはその誤差が大きくなる。また、誤差をできるだ
け少な（するためには、入力の分割数を多くしなければ
ならない。しかし、入力の分割数が多くなるとデータ数
が増大し、要領の大きいメモリが必要になり、メモリの
利用効率が悪化する（二）課題を解決するための手段 本発明は上述した点に鑑みて創作されたものであり、線
形の入力データを非線形の出力データに変換する方法に
おいて、入力データに対する非線形出力データを表す関
数曲線を入力に対応する複数の点間を結ぶ直線で近似し
、前記各直線を表す方程式、ｙ＝ａＸ＋ｂの各々のａ及
びｂを入力データに対する出力データとして予めメモリ
に記憶し、入力データに対応する前記データａ及びｂを
前記メモリから読みだし、前記方程式ｙ＝ａＸ＋ｂを演
算して変換データを出力することにより、変換誤差を減
少すると共にデータ数を少なくし、少ないメモリ要領と
少ないプログラムステップ数で実現できるデータの非線
形変換方法である。（ホ）作用 上述の手段によれば、 入力に対する出力データは、階段状に変化するのではな
く、関数曲線の２点間を結ぶ直線の傾きと切片の高さの
データとして出力され、これにより　ｙ＝ａｘ＋ｂの簡
単な演算により変換データが得られる。従って、変換す
る関数曲線とこれに近似した折れ線の差が誤差となるた
め、階段状に変化する出力データの誤差に比べて大幅に
小さい誤差となる。また、結ばれる２点に対応する入力
の幅を広くすることができるので、入力側の分割数が少
なくなりデータ数が減少できる。

また、方向性強調を有するオーディオ信号の信号処理装
置に前記データの非線形変換方法を採用して、対数変換
及び逆対数変換を実現するとＤＳＰに内蔵されるメモリ
の利用効率かたかまり、更に、プログラムステップ数も
少なくなり　容易にデジタルによる方向性強調を有する
オーディオ信号の処理装置を実現できる。

（へ）実施例 第１図は、本発明の詳細な説明するためのグラフであり
、入力データを対数変換する場合の例である。入力をＸ
軸にとり、変換データをｙ軸にとった場合の対数曲線が
示されている。Ｘ軸の原点から所定の間隔でＸｌ、Ｘ２
、Ｘ３　　・を設定する。例えば、入力データが１６ビ
ツトの場合データの上位４ビツトで表される間隔でＸ、
、Ｘ２、Ｘ、・・・を設定する。そして、０からＸｌの
間の入力データに対しては、Ｘ軸と曲線の交点とＸｌに
対応する曲線上の点の２点を結ぶ直線の傾きａｌ及びＹ
細切片ｂ１の値を出力データとする。

また、ＸｌからＸ２の入力データに対しては、ＸｌとＸ
２に対応する曲線上の２点を結ぶ直線の傾きａ２とＹ細
切片ｂ２を出力データとする。同様にして、各々の入力
Ｘｌのに対して傾きａ、とＹ細切片ｂ１を出力データと
する。ここで、入力データの最大値Ｘ。１．と出力デー
タのビット数で表される最大値￥□８が同じデータにな
るように、Ｙ軸の出力データが決められている。尚、Ｘ
軸と曲線の交点以下の入力データに対して、ａｌとす、
のデータに基づいて計算しても、オーディオ信号を処理
するＤＳＰなどの場合には、はとんど問題はない、第１
図において求められる傾きとＹ細切片のデータは、入力
の０、Ｘｌ、Ｘ２、Ｘ３、・・・をアドレスとしてメモ
リに記憶される。そして、入力されたデータを対数変換
されたデータに変換する場合には、入力データの上位数
ピント、即ちＸ軸を等間隔に分割するのに使用した上位
ビット数（上述の場合は４ピント）によってアドレス指
定して傾きとＹ細切片のデータを読み出す０例えば、入
力データｘｉｓがＸ２とＸ３の間にあるデータの場合に
は、Ｘ２のアドレスによって、傾きａ、とＹ細切片、ｂ
３が取り出される。そして、Ｙ＝ａ３ｘ　、、＋　ｂ　
３を演算することによって変換データＹが得られる。

第２図は、Ｘ軸を１６分割した場合の傾きデータａとＹ
細切片データｂをメモリに記憶する）＜ターンを示すア
ドレスデータである。第２図（ａ）は、傾きデータａと
Ｙ細切片データｂを別々のアドレス領域に記憶する場合
を示す。アドレスｒ　ＡＡＯＯＯＯＪからｒＡＡｌｌｌ
ｌＪに傾きデータａが記憶され、アドレスｒ　ＢＢＯＯ
ＯＯＪからｒＢＢｌｌｌＩＪにＹ細切片データｂが記憶
されている。この場合には　入力データの上位４ビツト
をアドレスデータの下位４ピントとしたまま、その上位
ビンＦＡＡによって傾きデータａがアクセスされ、その
上位ピッ）ＢＢによってＹ細切片データｂがアクセスさ
れる。

第２図（ｂ）は、傾きデータａとＹ細切片デタｂを交互
に記憶する場合であり　アドレス「×０００００Ｊから
ｒ　ｘｌｌｌｌｌＪに記憶される。この場合には、入力
データの上位４ビツトに下位１ビツトを付加し、この最
下位ピントを「０」とすると傾きデータａが得られ、最
下位ビットをｒｌＪとするとＹ細切片データｂが得られ
る。

第２図（Ｃ）は、一つのアドレスに傾きデータａとＹ細
切片データｂを共に記憶する場合である。この場合には
、入力データの上位４ビツトをアドレスデータの下位４
ピントとすることで傾きデータａ及びＹ細切片データｂ
が得られる。

次に、上述のデータ変換方法を使用した方向性強調を有
するオーディオ信号処理装置を第３図に示し説明する。

第３図に於て、　　（ＩＩ）は第１ブロツクであり、左
チャネルデジタルデータＬＩＮと右チャネルデジタルデ
ータＲＩＮを入力し、サンプリング周期１／ｆ８毎に動
作するブロックである。（１２）は第１ブロツクから出
力されるデジタルデータを入力し処理する第２ブロフク
であり、サンプリング周期１／ｆＩｌのＮ倍の周期で動
作をするブロックである。　　（１３）は第３ブロツク
であり、第１ブロツクと同様にサンプリング周期１／ｆ
８毎に動作するブロックである。

以下各ブロックを詳細に説明する。

第１ブロツクは、サンプリング周期１／ｆ、、例えば、
ｆｓ＝　　４４．１　ＫＨｚ）毎に、左チャネルデジタ
ルデータＬＩＮと右チャネルデジタルデータＲＩＮを各
々入力するデジタルバンド）＜スフィルタ（１４）と、
デジタルバンドパスフィルタ（１４）の出力り及びＲを
加算して、センターチャネルデータＣを作成する加算器
（１５）と、デジタルバンドパスフィルタ（１４）の出
力からＬ−Ｒを減算してサラウンドチャネルデータＳを
作成する減算器（１６）と、各チャネルデータＬ、Ｒ，
Ｃ，Ｓを入力するデジタルバイパスフィルタ（１７）と
、各デジタルバイパスフィルタ（１７）の出力データを
全波整流する全波整流器（１８）とから構成される。

ここで、デジタルバンドパスフィルタ（１４）は、各チ
ャネルのレベル検圧に不必要な周波数成分を除去するた
めのものであり、３段の継続接続されたＩＩＲデジタル
フィルタで構成され、１段目及び２段目のデジタルフィ
ルタはカットオフ周波数が１００Ｈ２のバイパスフィル
タであり、３段目のデジタルフィルタはカットオフ周波
数が５ＫＨ２のローパスフィルタである。

第１ブロツク（ＩＩ）のデジタルバイパスフィルタ（１
７）は、カントオフ周波数が２１８Ｈｚに設定されてい
る。

また、全波整流器（１８）は、絶対値算出回路とカット
オフ周波数が１４Ｈ２のデジタルロー）＜スフィルタと
から構成される。絶対値算出回路は入力されたデジタル
データの最上位ビットが”　ｏ　”であるかパ１′′で
あるかを検出し、”　ｏ　”の場合には入力されたデジ
タルデータをそのまま出力し、”　１　”の場合には入
力されたデジタルデータの補数を算出して出力すること
により、入力されたデジタルデータを全波整流する働き
をする。このデジタルロー）＜スフィルタは、全波整流
のための積分器の働きをし、絶対値算出回路で全波整流
された出力を平滑化するとともに、アンチエリアスフィ
ルタとしても作用し、第２ブロツクがサンプリング周期
Ｎ／ｆｓで動作する際に、第１ブロツクの出力信号の周
波数と第２ブロツクのサンプリング周波数ｆｓ／Ｎの干
渉を防止するためのフィルタも兼ねる。

第２ブロツク（１２）は、サンプリング周期１／ｆ８の
Ｎ倍の周期で動作する。即ち、サンプリング周期１／ｆ
ｓ毎に出力される全波整流器（１８）の出力は、積分結
果であるから、データの変化が緩やか、即ち、周波数が
低くなるため、その出力を処理する第２ブロツク（１２
）は、サンプリング周波数を低くすることができる０本
実施例では、全波整流器（ＩＢ）の出力周波数を考え１
／１６のサンプリング周波数、２．７５ＫＨ２を採用し
ている。

ここで、第２ブロツク（Ｉ２）は、第１ブロツクから出
力される各チャネルのデジタルデータを１６個毎に入力
し、そのデジタルデータを対数変換する対数変換器（２
４）と、各対数変換器（２４）の出力しｅ、　Ｒｅ、　
Ｃｅ、Ｓｅのレベル差Ｌｅ−Ｒｅ、及び、Ｃｅ−３ｓを
求める減算器（２５）と、Ｌｅ−ＲｅとＣｅ−９ｅを各
々入力するレベル検出器（２６）と、Ｌｅ−Ｒｅ及びＣ
ｅ−８ｅを各々入力するデジタルローパスフィルタ（２
７）と、デジタルローパスフィルタ（２７）の出力ＥＬ
Ｒ及びＥＣ３を各々入力する極性判別器（２８）と、極
性判別器（２８）の出力を逆対数変換する逆対数変換器
（２９）と、逆対数変換器（２９）の出力に基づいて８
個の係数を算出する係数算出器（３０）とから構成され
る。

ここで、対数変換器（２４）は、第１図に示された方法
によって対数変換を行うものであり　第２図（Ｃ）に示
されたデータ記憶方法で傾きデータａ及びＹ細切片デー
タｂを記憶するＲＯＭを使用する。

レベル検出器（２６）は、カットオフ周波数が７Ｈ２の
デジタルローパスフィルタを有し、Ｌｅ−Ｒｅ及びＣｅ
−３ｅの積分結果が共に所定値以下になったことを検出
する。また、デジタルロー）＜スフイルタ（２７）は、
カントオフ周波数が０．３４Ｈｚのデジタルローパスフ
ィルタとカントオフ周波数が７Ｈｚのデジタルローパス
フィルタからなり、レベル差データＬｅ−Ｒｅ及びＣｅ
−３ｅが共に小さくなり、レベル検出器（２６）から検
出出力が出力されると、０．３４８２と７Ｈｚのデジタ
ルルー）＜スフィルタが継続接続され、それ以外はレベ
ル差データＬｅ−Ｒｅ及びＣｅ−８ｅが各々７Ｈｚのジ
タルローパスフィルタに印加される。

この第２ブロンク（１２）は、サンプリング周波数が２
．７５ＫＨ２と低くなっているため、これらデジタルロ
ーパスフィルタのフィルタ係数のビット長は１６ビント
程度におさえられると共に係数精度が確保される。

極性判別器（２８）は、デジタルロー）＜スフィルタ（
２７）の各出力ＥＬＲ及びＥＣ３の極性、即ち　各出力
ＥＬＲ及びＥＣ３が正か負かを判別するものであり、例
えば、ＥＬＲが正の場合、出力ＥＬには−ＥＬＲが出力
され、他方の出力ＥＲはＯとなる。逆に、ＥＬＲが負の
場合には、ＥＬ　には０が出力され、ＥＲ’にはＥＬＲ
が出力される。ＥＣ３についても同様である。

逆対数変換器（２９）は、対数変換器（２４）と同様に
第１図に示されたデータ変換方法によって逆対数変換す
るものであるが、第１図が対数曲線であるのに対し、入
力データに対して逆対数曲線となっている。そして、入
力データに対して傾きデータａとＹ細切片データｂが記
憶されたＲＯＭを使用し、極性判別器（２８）からの出
力ＥＬ’、ＥＲ“、ＥＣ’　　ＥＳ’を逆対数変換して
、方向性強調を施すためのデータＥＬ、ＥＲ，ＥＣ，Ｅ
Ｓを作成する。

係数算出器（３０）は、データＥＬ、ＥＲ，ＥＣＥＳに
基づいて、左チャネルデジタルデータＬＩＮ及び右チャ
ネルデジタルデータＲＩＨに乗算する係数を８個作成す
るものであり、定数ＬＬ、０ＬＯＲ，ＲＲは、データＥ
Ｌ、ＥＲ，ＥＣ，ＥＳに各々定められた定数を乗算し、
該乗算結果と所定の定数を加算することで得られ、定数
ＬＲ，ＲＬは、データＥＣ，ＥＳに各々定められた定数
を乗算し、該乗算結果を加算することによって得られ、
定数ＳＬ、ＳＲは、データＥＬ、ＥＲ，ＥＣに各々定め
られた定数を乗算し、該乗算結果と所定の定数を加算す
ることによって得られる。

第３ブロツクは、第１ブロツクと同様、サンプリング周
波数ｆｓで動作するブロックであり、サンプリング周期
毎に入力される左チャネルデジタルデータＬ４に第２ブ
ロツクから出力される係数値ＬＬ、ＣＬ、ＲＬ、ＳＬを
各々乗算する乗算器（４３）と、右チャネルデジタルデ
ータＲＩＨに係数値ＬＲＣＲ，ＲＲ，ＳＲを各々乗算す
る乗算器（４４）と、乗算器（４３）と（４４）の出力
を各々加算して各チャネルのデジタルデータＬ゛、Ｒ゛
、Ｃ，Ｓを作成する加算器（４５）と、チャンネルデー
タＣを入力し低周波部分を除去してセンターチャネルデ
ータＣ０ＬＩ７を出力するデジタルバイパスフィルタ（
４６）と、チャンネルデータＣ°からデジタル／’１イ
）＜スフィルタ（４６）の出力データを減算してセンタ
ーチャンネルの低域部分を求め、これをチャンネルデー
タＬ′及びＲ“に加算して左チャネルデジタルデータＬ
。Ｕア及び右チャネルデジタルデータＲｏｕアとして出
力する減算器（４７）及び加算器（４８）と、チャンネ
ルデータＳ゛を遅延する遅延素子（４９）と　遅延素子
（４９）の出力を入力して高域部分を除去してサラウン
ドチャネルデジタルデータＳ。Ｕアを出力するローパス
フィルタ（５０）とから構成される。ここで、デジタル
バイパスフィルタ（４６）は、カットオフ周波数が１０
０Ｈｚであり、デジタルローパスフィルタ（５０）は、
カントオフ周波数が７ＫＨ，である。

次に、第３図に示された方向性強調を有するオーディオ
信号の処理装置を実現するのに最適なりＳＰを第４図に
示す。このＤＳＰは　一対のデータバス（Ｂｕｓ　１）
（ＢＵＳ２）（５１）と　該データバス（ＢＵＳ　１　
）（ＢＵＳ２）（５１）に接続されたデジタル処理回路
ｆ５２）　（５３）と、同様にブタバス（ＢＵＳＩ）（
ＢＵＳ２）（５１）に接続されたデータ入出力回路（５
４）、インターフェイス回路（５５）、外部メモリイン
ターフェイス回路（５６）、データ交換レジスタ（５７
）と、データバス（ＢＵＳ２）に接続された記憶制御レ
ジスタ（５８）、条件分岐制御回路（５９）と、データ
バス（ＢＵＳ２）に接続され、前記各回路の動作を制御
する制御回路（６０）とから構成されたオーディオ信号
処理用のＤＳＰシステムであり、このＤＳＰシステムは
ワンチンブ半導体素子上に集積されるものである。

データバス（５１）は、各々８ビツト×３の２４ピント
で構成される。データ入出力回路（５４）は、入力端子
ＩＮに外部から印加された１６ビツトの左チャンネルと
右チャンネルのサンプリングデータをシリアルに入力し
、右チャンネルのデータはデータバスＢＵＳＩに　左チ
ャンネルのデータはデータバスＢＵＳ２に送出し、更に
、データバスＢｕｓ　１及びＢＵＳ２に送出された処理
済のデータを受は取り、出力端子ＯＵＴからシリアル出
力するものである。

データ処理回路（５２）は右チャンネルのデータ処理用
、データ処理回路（５３）は左チャンネルのデータ処理
用であり、各々全く同じ構成である。即ち、データ処理
回路（５２）　（５３）は、データＲＡＭ（６）、定数
ＲＡ　Ｍ　（６２）、定数ＲＯＭ　（６３）、アドレス
ポインタ（６４）　（６５）　（６６１、乗算器（Ｍ　
Ｕ　Ｌ　）　（６７）ＬＵ（６８Ｌアキユームレータ（
ＡＣＣ）（６９）、テンポラリ−レジスタ（ＴＭＰ　１
〜ＴＭＰ８）＋７０１を有している。データＲＡＭ（６
１）は、データ入出力回路（５４）から送出された処理
前のデータ、及び、演算処理後のデータを記憶する２４
ビツト×１２８の容量を有し、データバス（５１）及び
乗算器（６７）の入力に接続される。定数ＲＡ　Ｍ　（
６２）は、インターフェイス回路（５５）から送出され
るデジタルフィルタの係数等を記憶する１６ビツ）Ｘ２
５６の容量を有し　データバス（５１）、乗算器（６７
）の入力、及び、Ａ　Ｌ　Ｕ　ｆ６８）の入力に接続さ
れる。また、定数ＲＯＭ　＋６３１は、デジタルフィル
タの固定的な乗算係数と対数変換及び逆対数変換のため
のデータテーブル等を固定記憶する２４ビツト×２５６
のリードオンリメモリであり、データバス（５１）及び
乗算器（６７）の入力に接続される。

アドレスポインタ（６４）は、８ピントで構成されデー
タＲＡＭ（６１）のアドレス指定を行うものであり　制
御回路（６０）から出力されるマイクロコードｌＮＣｌ
及びＤＥＣ１で制御される。また　アドレスポインタ（
６５）は定数ＲＡＭ＋５２１のアドレスを指定する１０
ピントのポインタであり、制御回路（６０）から出力さ
れるマイクロコードｌＮＣ２で制御される。更に、アド
レスポインタ（６６）は、定数ＲＯＭ（６３）のアドレ
スを指定する８ビツトのポインタであり、制御回路（６
０）から出力されるマイクロコードＤＥＣ３によって制
御される。

乗算器（６７）は、２４ピント×１６ビツトの乗算をす
るものであり、Ａ入力は２４ビツト、Ｂ入力は１６ビン
トで、その乗算結果はエサイクル後に確定するものであ
る。更に、乗算器（６７）のＡ入力とＢ入力には、入力
選択回路ＭＰＸＡとＭＰＸＢが設けられ、入力選択回路
ＭＰＸＡは、制御回路（６０）からのマイクロコードＡ
−Ｂｕｓによりデータバス（５１）を選択し、マイクロ
コー１’Ａ−ＤＲＡＭによりデータＲＡ　Ｍ　＋６１１
を選択してＡ入力に印加し、入力選択回路ＭＰＸＢは、
マイクロコードＢ−Ｂｕｓによりデータバス（５１）を
選択し、マイクロコードＢ−ＣＲＡＭにより定数ＲＡ　
Ｍ　（６２）を選択し、マイクロコードＢ−ＣＲＯＭに
より定数ＲＯＭ（６３１を選択してＢ入力に印加する０
乗算結果は３２ピントで出力される。

Ａ　Ｌ　Ｕ　（６８）は３２ピントの演算回路であり、
方に入力された３２ピントの乗算結果と他方に入力され
た３２ピントのＡ　ＣＣ（６９）のデータをマイクロコ
ードＡＤＤによって加算処理して、その結果をＡ　ＣＣ
（６９）に転送する。Ａ　ＣＣ（６９）の３２ビツトの
うち、上位２４ピントはデータバス（５１）と接続され
　下位８ピントは補助バス（７１）によってテンポラリ
−レジスタ（７０）の下位８ビツトと接続されている。

テンポラリ−レジスタ（７０）は、３２ビツトのレジス
タＴＭＰＩ、ＴＭＰ２　　・・ＴＭＰ８で構成され、３
２ビツトのデータを最大８個保持するレジスタであり、
各々の上位２４ビツトはデータバス（５１）と接続され
る。データバス（５１）と補助バス（７１）によって、
テンポラリ−レジスタ（７０）とＡ　ＣＣ（６９）間で
３２ビツトデータの転送が行われる。

制御回路（６０）は、予めプログラムされた手順に従っ
て、各部回路を制御するものであるが、データ処理回路
（５２）　（５３）の各部回路を同時にあるいは各々独
立して制御することも可能である。この制御回路（６０
）内にはプログラムＲＯＭ　（あるいはＲＡＭ）が内蔵
され、プログラムＲＯＭから読み出されたプログラムの
実行により、アドレスポインタ（６４）　（６５１）６
６１を制御するｌＮＣｌ、ｌＮＣ２゜ＤＥＣＩ　　ＣＬ
ＥＡＲ２，ＤＥＣ３，入力選択回路ＭＰＸＡ、ＭＰＸＢ
を制御するＡ−ＢＵＳＡ−ＤＲＡＭ、Ｂ−ＢＵＳ、Ｂ−
ＣＲＡＭ、Ｂ−ＣＲＯＭ　；　ＡＬ］６８）を制御する
ＡＤＤ、ＴＨＲ，ＭＤ；データ交換レジスタ（５７）を
制御するＣＨＧ；条件分岐制御回路（５９）を制御する
０ＶＦＲ，５ＩＦＲ，ＣＡＦＲ，ＢＯＦＲ；記憶制御レ
ジスタ（５８）を制御するＭＢＤＬ等が出力される。

インターフェイス回路（５５）は、ＤＳＰシステムと外
部の制御装置、例えば、マイクロコンピータ（不図示）
の間のデータ送受を行うものである。

外部メモリインターフェイス回路（５６）は、ＤＳＰシ
ステムに外部接続されるメモリとの間で、アドレス指定
及びデータの送受を行うための回路である。

この第４図に示されたＤＳＰを用いて第３図に示された
信号処理装置を実現する場合、ＤＳＰのデジタル処理回
路（５２）　（５３）に各々処理を分担させ同時に行う
ことができる。即ち、ＡＤ変換されて入力される左チャ
ネルと右チャネルのデジタルデータを各々フィルタする
デジタルバンドパスフィルタ（１４）は、デジタル処理
回路（５２）　（５３）の各々で独立して形成し、その
出力結果は、ＤＳＰのデータ交換レジスタ（５７）を使
用してデジタル処理回路（５２）　（５３１の各々に伝
達する。以降は、基本的に、左チャネル及び右チャネル
の処理をデジタル処理回路（５２）で行い、センターチ
ャネル及びサラウンドチャネルの処理をデジタル処理回
路（５３）で行う。

また　デジタル処理回路（５２）　（５３）の各々にお
いて、第３図に示された各種のデジタルフィルタ等を実
現する場合、係数の乗算は１乗算器（６７）で行い、加
算及び減算は、Ａ　Ｌ　Ｕ　（６８１で行う。即ちフィ
ルタに入力されるデジタルデータを乗算器（６７）の入
力Ａに印加し、フィルタ係数を定数ＲＯＭから読み出し
て入力Ｂに印加して乗算を行い、更にデータＲＡＭ（６
１）から１サンプリング前のデータを読み圧して定数Ｒ
ＯＭ（６３）からのフィルタ係数と乗算器（６７）で乗
算する。この乗算を繰り返しながら乗算器（６７）から
出力されてくる乗算結果をＡ　Ｌ　Ｕ　（６８）とＡ　
ＣＣ（６９）で繰り返し加算することによって効率良く
フィルタ処理が実現できる。

対数変換器（２４）及び逆対数変換器（２９）は、一方
のデジタル処理回路の定数ＲＯＭ（６３）に対数変換テ
ーブルを記憶させ、他方のデジタル処理回路の定数ＲＯ
Ｍ　＋６３）に逆対数変換テーブルを記憶させ、互いの
定数ＲＯＭ　（６３）をアクセスしあうことで実現する
。

そこで　第１図の変換方法による動作を具体的に説明す
る。変換すべきデータ×１が生成されると、データＸ１
の上位４ビツトをアドレスポインタ（６６）にセントし
、定数ＲＯＭ　（６３）から同一アドレスに記憶された
傾きデータａ及びＹ細切片データｂを読み圧す。読み出
されたデータをＡＬＵ（６８）に入力し　Ａ　Ｌ　Ｕ　
（６８１のシフト機能により、データをシフトダウンし
、上位ビットの傾きデータａだけを残す、残された傾き
データａをＡＣＣ（６９）を介して乗算器（６７）の入
力已に印加し、乗算器（６７）の入力ＡにデータＲＡＭ
（６１）に保持されているデータＸｌを印加して乗算を
開始する。乗算器（６７）が乗算をしている間　アドレ
スポインタ（６６）にセットされたデータで再び傾きデ
ータａ及びＹ細切片データｂを定数ＲＯＭ（６３）から
読みだし　Ａ　Ｌ　Ｕ　ｆ６８）に入力する。そして、
Ａ　Ｌ　Ｕ　（６８）のマスク機能を用いて上位ビット
の傾きデータａをマスクし　下位ビットのＹ細切片デー
タｂｔトけをＡ　ＣＣ（６９）に保持し、乗算器（６７
）からの乗算結果、即ち、ａ　Ｘ　＋とＡ　ＣＣ（６９
）に保持されたＹ細切片データｂをＡ　Ｌ　Ｕ　（８８
）で加算し、変換データＹ＝ａＸｔ＋ｂを得る。

このように、定数ＲＯＭ（８３）に傾きデータａ及びＹ
細切片データｂを記憶させてお（ことにより、極めて短
いステップでＹ　＝　ａ　Ｘ　＋　＋　ｂの計算が行え
るのである。さらに、変換のためのデータ量も少ないた
め、定数ＲＯＭ　＋８３＋の一部だけを使用すればよく
、その他記憶すべきフィルタ係数等のデータを犠牲にす
ることもない。

（ト）発明の効果 上述の如く、本発明によれば、データ変換のためのテー
ブルとなるメモリに記憶しておくデータ量が少な（なり
、且つ、メモリから読み比されたデータに基づいて行う
計算も簡単となるため、プログラムステップ数が少なく
高速のデータ変換ができるものである。さらに、変換誤
差も大幅に低減されるため、精度の高いデジタル処理が
できる利点がある。

また、ＤＳＰの処理の負担が大幅に軽減できるため　従
来アナログ処理で行っていた方向側強調を有するオーデ
ィオ信号処理装置を、ＤＳＰを用いｌこデジタル処理に
よって極めて容易にしかも高精度に実現できるものであ
る。

【図面の簡単な説明】

第１図は本発明の詳細な説明するための図第２図はアド
レスマツプ図、第３図は方向性強調を有するオーディオ
信号処理装置を示すブロック図、第４図は第３図に示さ
れたオーディオ信号処理装置を実現するのに適したＤＳ
Ｐのブロック図、第５図は本発明の従来例を示すブロッ
ク図第６図は従来のデータテーブルを用いたデータ変換
方法を示す図である。 （１１）・・第１ブロツク、（１２）・・・第２ブロツ
ク、（１３）第３ブロツク、（１４）　　デジタルバン
ドパスフィルタ　（１５）加算器、（１６）・減算器、
（Ｉ７）バイパスフィルタ　（Ｉ８）　　全波整流器、
（２４）・対数変換器、（２５）・減算器、（２６）・
レベル検出器、（２７）・・デジタルローパスフィルタ
、（２８）・・極性判別器、（２９）・逆対数変換器、
（３Ｄ）・・・係数算出器、（４３）　（４４）・乗算
器、（４５）・・・加算器、（４６）デジタルハイ）＜
スフィルタ　（４７）・減算器、（４８）・加算器、（
４９）　　遅延素子、＋５０＋・デジタルローパスフィ
ルタ。 第１図 第２図 （ｃＡ） （し） （Ｃ） 第６図 Ｙ

Claims (3)

【特許請求の範囲】
1. （１）線形の入力データを非線形の出力データに変換す
   る方法において、 入力データに対する非線形出力データを表す関数曲線を
   入力に対応する複数の点間を結ぶ直線で近似し、前記各
   直線を表す方程式、ｙ＝ａＸ＋ｂの各々のａ及びｂを入
   力データに対する出力データとして予めメモリに記憶し
   、 入力データに対応する前記データａ及びｂを前記メモリ
   から読みだし、前記方程式ｙ＝ａＸ＋ｂを演算して変換
   データを出力することを特徴とするデジタルデータの非
   線形変換方法。
2. （２）左チャネル信号と右チャネル信号のレベル比、及
   び、各チャネル信号の和と差のレベル比を検出し、該検
   出結果に基づいて各出力チャネルのレベルを増幅又は減
   衰させることによって方向性強調を行うオーディオ信号
   の信号処理装置において、 所定のサンプリング周期毎に入力される左チャネルと右
   チャネルのデジタルデータＬ及びＲからＬ＋Ｒ及びＬ−
   Ｒを算出し、各デジタルデータＬ、Ｒ、Ｌ＋Ｒ、及び、
   Ｌ−Ｒの各々の絶対値を算出する第１のブロックと、 前記第１のブロックで算出された各絶対値を各々対数変
   換し、該対数変換出力からＬとＲの差及びＬ＋ＲとＬ−
   Ｒの差を算出し、該算出結果を逆対数変換すると共に該
   逆対数変換に基づいて複数の係数を作成する第２のブロ
   ックと、 前記サンプリング周期毎に入力される左チャネル及び右
   チャネルのデジタルデータＬ及びＲに前記第２のブロッ
   クで作成された係数を乗算して、方向性強調された複数
   チャネルの出力データを算出する第３のブロックと、 を備え、前記第１のブロックの対数変換及び第２のブロ
   ックの逆対数変換は、請求項第１項に記載された方法で
   あることを特徴とする方向性強調を有するオーディオ信
   号の信号処理装置。
3. （３）左チャネル信号と右チャネル信号のレベル比、及
   び、各チャネル信号の和と差のレベル比を検出し、該検
   出結果に基づいて各出力チャネルのレベルを増幅又は減
   衰させることによって方向性強調を行うオーディオ信号
   の信号処理装置において、 所定のサンプリング周期毎に入力される左及び右チャネ
   ルのデジタルデータＬ及びＲを入力するデジタルバンド
   パスフィルタと、該デジタルバンドパスフィルタの出力
   からＬ＋Ｒ及びＬ−Ｒを算出する加減算手段と、各デジ
   タルデータＬ、Ｒ、Ｌ＋Ｒ、及び、Ｌ−Ｒの各々の絶対
   値を算出する全波整流手段とを備えた第１のブロックと
   、前記第１のブロックで算出された各絶対値を各々対数
   変換する対数変換手段と、該対数変換出力からＬとＲの
   差及びＬ＋ＲとＬ−Ｒの差を算出するレベル差算出手段
   と、該レベル差算出手段の各出力を第１のデジタルロー
   パスフィルタで積分し、所定のレベルになったことを検
   出するレベル検出手段と、該レベル検出手段の出力に従
   って時定数が切り替え制御され、前記レベル差算出手段
   の出力を入力する第２のデジタルローパスフィルタと、
   該第２のデジタルローパスフィルタの出力の符号に従っ
   て出力を振り分ける極性判別手段と、該極性判別手段の
   出力を逆対数変換する逆対数変換手段と、該逆対数変換
   手段の出力に基づいて複数の係数を作成する係数作成手
   段とを備えた第２のブロックと、 前記サンプリング周期毎に入力される左チャネル及び右
   チャネルのデジタルデータＬ及びＲに前記第２のブロッ
   クで作成された係数を乗算して、方向性強調された複数
   チャネルの出力データを算出する第３のブロックと、 を備え、前記対数変換手段及び逆対数変換手段は、入力
   データに対する対数曲線あるいは逆対数曲線を入力に対
   応する複数の点間を結ぶ直線で近似し、前記各直線を表
   す方程式、ｙ＝ａＸ＋ｂの各々の、ａ及びｂを入力デー
   タに対する出力データとして記憶された記憶装置である
   ことを特徴とする方向性強調を有するオーディオ信号の
   信号処理装置。