JPH04100104A - データフロー図形式のプログラムにおける実行順序自動決定方式 - Google Patents
データフロー図形式のプログラムにおける実行順序自動決定方式Info
- Publication number
- JPH04100104A JPH04100104A JP17071890A JP17071890A JPH04100104A JP H04100104 A JPH04100104 A JP H04100104A JP 17071890 A JP17071890 A JP 17071890A JP 17071890 A JP17071890 A JP 17071890A JP H04100104 A JPH04100104 A JP H04100104A
- Authority
- JP
- Japan
- Prior art keywords
- execution order
- stack
- elements
- data flow
- flow diagram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Control By Computers (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、鉄鋼プラント、化学プラント、製紙プラント
、等の製造現場に設置されるコントローラに関し、特に
そのコントローラのデータフロー図形式のプログラムの
中にある制御や演算を行う素子の実行順序を、自動的に
決定する方式に関するものである。
、等の製造現場に設置されるコントローラに関し、特に
そのコントローラのデータフロー図形式のプログラムの
中にある制御や演算を行う素子の実行順序を、自動的に
決定する方式に関するものである。
データフロー図形式のプログラムを使用した技術として
は、本出願人が先に提案した特願平１−１９３１８２や
、特願平１−２１９８８６がある。
は、本出願人が先に提案した特願平１−１９３１８２や
、特願平１−２１９８８６がある。
データフロー図形式のプログラム（以下、図面と呼ぶ）
を第８図に示す。
を第８図に示す。
第８図を参照すると、各四角形は制御や演算を行う素子
（以下、「素子」と呼ぶ）の象形である。
（以下、「素子」と呼ぶ）の象形である。
素子の中の数字は素子を識別するための番号（以下、「
素子番号」と呼ぶ）である。素子の上のカッコ内数字は
その素子の実行順番である。番号の小さい素子が先に実
行される。先端に矢印の付いた線は素子間でデータが流
れる経路を示す。線の始端は素子の出力端子であり、終
端は素子の入力端子である。上記のような図面において
は、一つの素子はその全ての入力端子のデータが確定し
ていなければ正しく動作することができない。つまり、
データフローの上流側（第８図では左側）の素子から順
番に実行させなければならない。
素子番号」と呼ぶ）である。素子の上のカッコ内数字は
その素子の実行順番である。番号の小さい素子が先に実
行される。先端に矢印の付いた線は素子間でデータが流
れる経路を示す。線の始端は素子の出力端子であり、終
端は素子の入力端子である。上記のような図面において
は、一つの素子はその全ての入力端子のデータが確定し
ていなければ正しく動作することができない。つまり、
データフローの上流側（第８図では左側）の素子から順
番に実行させなければならない。
従来のデータフロー図形式のプログラムにおいては、素
子を表示装置などのプログラム作成画面（＝図面）上で
生成し、それら素子の入出力端子間を線でつないだあと
、素子の実行順番（第８図におけるカッコ内数字）を人
が設定していた。
子を表示装置などのプログラム作成画面（＝図面）上で
生成し、それら素子の入出力端子間を線でつないだあと
、素子の実行順番（第８図におけるカッコ内数字）を人
が設定していた。
〔発明が解決しようとしている課題〕
そのために、図面の中の素子の数が少ない場合はよいが
、図面の中の素子の数が多くなると、実行順番が重なっ
ていたり、先に実行させるべき素子をあとから実行させ
る等の間違いが起こりゃす（なる。
、図面の中の素子の数が多くなると、実行順番が重なっ
ていたり、先に実行させるべき素子をあとから実行させ
る等の間違いが起こりゃす（なる。
そこで、本発明は、上記のような間違いを防ぐために、
コントローラのアプリケーションプログラムを作成する
ためのエディタの中に、実行順序を自動的に設定するプ
ログラムを組み込むことによって、人手を介さずに実行
順序を設定できる方式を提供するものである。
コントローラのアプリケーションプログラムを作成する
ためのエディタの中に、実行順序を自動的に設定するプ
ログラムを組み込むことによって、人手を介さずに実行
順序を設定できる方式を提供するものである。
本発明は、データフロー図形式のプログラムに於いては
、素子はその入力端子に接続されている上流側の素子の
出力端子のデータが確定していないと、正しく動作する
ことができないという点に着目し、最も下流にある素子
から出発して、その素子が正しく動作するための前提と
なる」−流側の素子を探索し、その上流側の素子が見つ
かると、さらに前提となる一Ｆ流側の素子を探索すると
いうように、下流から上流に向かって動作すべき素子を
順次探索する。探索するときにはスタックを使用する。
、素子はその入力端子に接続されている上流側の素子の
出力端子のデータが確定していないと、正しく動作する
ことができないという点に着目し、最も下流にある素子
から出発して、その素子が正しく動作するための前提と
なる」−流側の素子を探索し、その上流側の素子が見つ
かると、さらに前提となる一Ｆ流側の素子を探索すると
いうように、下流から上流に向かって動作すべき素子を
順次探索する。探索するときにはスタックを使用する。
つまり実行順序が確定しない素子は、保留するために、
その素子番号をスタックにブシュしてゆく。やがて上流
端の素子に行き着き、スタックのトップには上流端の素
子の素子番号が残る。
その素子番号をスタックにブシュしてゆく。やがて上流
端の素子に行き着き、スタックのトップには上流端の素
子の素子番号が残る。
このときスタックのなかには、下流端の素子から上流端
の素子に至る一本の経路が残されることになる。次にス
タックのトップの素子番号をポツプし、それを実行順序
を出力するためのバッフ了に移す。この処理を順次繰り
返すと、もとの下流端の素子までの実行順序が確定する
。この処理の途中で複数の入力端子を持つ素子があり、
確定していない経路があれば、そこから上流側への探索
を上記と同じ方法で行う。ただし、フィードバックルー
プを形成している素子が存在していないことを前提とす
る。
の素子に至る一本の経路が残されることになる。次にス
タックのトップの素子番号をポツプし、それを実行順序
を出力するためのバッフ了に移す。この処理を順次繰り
返すと、もとの下流端の素子までの実行順序が確定する
。この処理の途中で複数の入力端子を持つ素子があり、
確定していない経路があれば、そこから上流側への探索
を上記と同じ方法で行う。ただし、フィードバックルー
プを形成している素子が存在していないことを前提とす
る。
上記の方法により、どんなに複雑なプログラムでも自動
的にかつ短時間に実行順序の自動設定が行われ、人手に
よる場合に比べてはるかにプログラムの信頼性と生産性
を向上させることが可能となる。
的にかつ短時間に実行順序の自動設定が行われ、人手に
よる場合に比べてはるかにプログラムの信頼性と生産性
を向上させることが可能となる。
以下、本発明の具体的実施例を説明する。
第１図は、実行順序自動設定を実現するだめの機能ブロ
ック図の例である。第１図を参照すると、プログラム１
０１は、素子間の結線状態を表す接続表（以後ｒＬｓＩ
Ｊと呼ぶ）１０２の内容を入力し、実行順序を求めたあ
と、それを実行順序出力バッファ（以後ｒＬｓＯＪ と
呼ぶ）１ｏ３に出力する。
ック図の例である。第１図を参照すると、プログラム１
０１は、素子間の結線状態を表す接続表（以後ｒＬｓＩ
Ｊと呼ぶ）１０２の内容を入力し、実行順序を求めたあ
と、それを実行順序出力バッファ（以後ｒＬｓＯＪ と
呼ぶ）１ｏ３に出力する。
書込みポインタ（以後ｒＯＰＪ と呼ぶ）１ｏ４は実行
順序出力バッファ１０３内で素子番号がどこまで書き込
まれるているかを示すポインタである。
順序出力バッファ１０３内で素子番号がどこまで書き込
まれるているかを示すポインタである。
実行順序を求める際はスタック（以後ｒＳＴＫ」と呼ぶ
）１０５を使用する。スタックポインタ（以後ｒＳＰＩ
と呼ぶ）１０６は、スタック１０５内で探索情報がど
こまで告き込まれているかを示すポインタである。
）１０５を使用する。スタックポインタ（以後ｒＳＰＩ
と呼ぶ）１０６は、スタック１０５内で探索情報がど
こまで告き込まれているかを示すポインタである。
第２図は、第１図の中の接続表１０２の例である。この
表は第８図の素子間の接続関係を表で表したものである
。第２図を参照すると、表の一つの行は一つの素子の接
続関係をあられしている。
表は第８図の素子間の接続関係を表で表したものである
。第２図を参照すると、表の一つの行は一つの素子の接
続関係をあられしている。
第１列２０１は素子番号を示す。第２列２０２は素子の
入力端子の数を示す。第３列以降２０３は、第１列の素
子が出力データを入力している相手の素子の素子番号（
以下「入力素子番号」と呼ぶ）を示す。なお、上流端素
子の入力素子番号は２０４と２０５のように０となって
いる。
入力端子の数を示す。第３列以降２０３は、第１列の素
子が出力データを入力している相手の素子の素子番号（
以下「入力素子番号」と呼ぶ）を示す。なお、上流端素
子の入力素子番号は２０４と２０５のように０となって
いる。
第３図は、第１図の中のプログラム１０１のアルゴリズ
ムを表したフローチャートである。以下、第３図の各処
理ステップの内容を説明する。
ムを表したフローチャートである。以下、第３図の各処
理ステップの内容を説明する。
（処理３０１）ＳＰとＯＰを初期化する。
（処理３０２）下流端の素子の素子番号をＳＴＫに格納
する。
する。
第４図に、第８図の場合にステップ３０２を実行した結
果を示す。
果を示す。
（処理３０３）ＳＴＫが空であるかどうかを判断する。
空ならば処理を終わる。空でなければ処理３０４に進む
。
。
（処理３０４）ＳＴＫのトップにある素子番号がＯｌつ
まり上流端素子の入力素子番号であれば処理３０７に進
む。そうでなければ処理３０５に進む。
まり上流端素子の入力素子番号であれば処理３０７に進
む。そうでなければ処理３０５に進む。
（処理３０５）ＳＴＫのトップにある素子番号がＬＳＯ
にすでに含まれているならば処理３０７に進む。そうで
なければ処理３０６に進む。
にすでに含まれているならば処理３０７に進む。そうで
なければ処理３０６に進む。
（処理！３０６）ＳＴＫのトップにある素子の入力素子
番号をＬＳＩから読み出し、ＳＴＫに格納する。続いて
処理３０３に進む。第５図に、第８図の場合に処理８０
６を実行した結果を示す。
番号をＬＳＩから読み出し、ＳＴＫに格納する。続いて
処理３０３に進む。第５図に、第８図の場合に処理８０
６を実行した結果を示す。
（処理３０７）ＳＴＫのトップから２番目に［：ノマー
クがあれば処理３０８に進む。そうでなければ処理３１
１に進む。
クがあれば処理３０８に進む。そうでなければ処理３１
１に進む。
（処理３０８）ＳＴＫのトップから３番目にある素子番
号がすてにＬＳＯに含まれているならば処理３１１に進
む。そうでなければ処理３０９に進む。
号がすてにＬＳＯに含まれているならば処理３１１に進
む。そうでなければ処理３０９に進む。
（処理３０９）ＳＴＫのトップから３番目にある素子番
号をＬＳＯのトップに格納する。第６図に、第８図の場
合に処理３０９を実行した結果を示す。
号をＬＳＯのトップに格納する。第６図に、第８図の場
合に処理３０９を実行した結果を示す。
（処理３１０）ＬＳＯの書き込みポイントを１つ進める
。
。
（処理３１１）ＳＴＫのトップとトップから２番目の内
容をＳＴＫから排除する。
容をＳＴＫから排除する。
第４図は、第８図の処理３０２が実行された結果、ＳＴ
Ｋ内に生成される情報を示す。第４図を参照すると、４
０１と４０３は下流端の素子の素子番号である。４０２
は２つの素子番号を区切るためのマーク（１）である。
Ｋ内に生成される情報を示す。第４図を参照すると、４
０１と４０３は下流端の素子の素子番号である。４０２
は２つの素子番号を区切るためのマーク（１）である。
第５図は、第４図の状態から続いて、第Ｓ図の処理３０
６が実行された結果、ＳＴＫ内に生成される情報を示す
。開始直後の処理経路は、処理３０１→処理３０２→処
理３０８→処理３０４→処理３０５→処理３０６、とな
る。第５図を参照すると、５０１はそれより右側がその
左側の素子の入力素子番号リストであることを示す記号
（＝）である。５０２と５０４は入力素子番号である。
６が実行された結果、ＳＴＫ内に生成される情報を示す
。開始直後の処理経路は、処理３０１→処理３０２→処
理３０８→処理３０４→処理３０５→処理３０６、とな
る。第５図を参照すると、５０１はそれより右側がその
左側の素子の入力素子番号リストであることを示す記号
（＝）である。５０２と５０４は入力素子番号である。
５０３は入力素子番号を区切るためのマーク（。
）である。
第６図は、第３図の処理３０９が実行された結果、最初
に処理順序が確定した素子番号がＬＳＯに書き込まれた
状態を示す。第６図を参照すると、６０１が第１番目に
実行される素子となる。
に処理順序が確定した素子番号がＬＳＯに書き込まれた
状態を示す。第６図を参照すると、６０１が第１番目に
実行される素子となる。
第７図は、ＳＴＫとＬＳＯの内部状態の変化をトレース
することによって、実行順序が決定されるプロセスを表
現したものである。５ＴＥＰＩがら始まって、５ＴＥＰ
２４で終わっている。
することによって、実行順序が決定されるプロセスを表
現したものである。５ＴＥＰＩがら始まって、５ＴＥＰ
２４で終わっている。
以上説明したように本発明により、従来データフロー図
形式のプログラムにおいて、制御や演算を行う機能素子
の実行順序を人手によって設定していたために、プログ
ラムの作成に時間がかかり、またバグの発生をまねいて
いたものを、計算機によって短時間でかつ正確に実行順
序を決定することができるようになる。
形式のプログラムにおいて、制御や演算を行う機能素子
の実行順序を人手によって設定していたために、プログ
ラムの作成に時間がかかり、またバグの発生をまねいて
いたものを、計算機によって短時間でかつ正確に実行順
序を決定することができるようになる。
第１図は実行順序を決定するプログラムのブロック図、
第２図は素子の接続状態を表す表の例を示す図、第３図
は実行順序を決ｔするプログラムの処理内容を表すフロ
ーチャートを示す図、第４図は実行順序の決定に先だっ
て最初にスタックに格納される情報例を示す図、第５図
は実行順序を探索している途中におけるスタックの状態
例を示す図、第６図は実行順序を探索している途中にお
ける実行順序出力バッファの状態例を示す図、第７図は
実行順序を探索するプロセスをスタックと実行順序出力
バッファの状態をトレースすることによって表現した例
でを示す図、第８図はデータフロー図形式のプログラム
の例を示す図である。 特許出願人 株式会社 安用電機製作所第 図 第４ 好寸寸寸 （’Ｊ Ｃ匂 ＣＪ （’Ｊ （’ＪｃＯＣｆ）
Ｉｆ） Ｃｆ） ■（ｆ） （０（ｊ） ｃ
ｃ＋ Ｇ。 Ｌｌ”）Ｌｌつ ＬＩ″ｌ 躊ｕつ Ｕ）ばつＵつＬ
ｉ）ｌｊつ りｒ−トトトｒ−ｒ−ｔ′−ｒ−ｒ−ｒ’
−ｒ−ｒ−トｃＯののののａ：ｌωωのののののの コの■■の■■■■ののｃｎの■■
第２図は素子の接続状態を表す表の例を示す図、第３図
は実行順序を決ｔするプログラムの処理内容を表すフロ
ーチャートを示す図、第４図は実行順序の決定に先だっ
て最初にスタックに格納される情報例を示す図、第５図
は実行順序を探索している途中におけるスタックの状態
例を示す図、第６図は実行順序を探索している途中にお
ける実行順序出力バッファの状態例を示す図、第７図は
実行順序を探索するプロセスをスタックと実行順序出力
バッファの状態をトレースすることによって表現した例
でを示す図、第８図はデータフロー図形式のプログラム
の例を示す図である。 特許出願人 株式会社 安用電機製作所第 図 第４ 好寸寸寸 （’Ｊ Ｃ匂 ＣＪ （’Ｊ （’ＪｃＯＣｆ）
Ｉｆ） Ｃｆ） ■（ｆ） （０（ｊ） ｃ
ｃ＋ Ｇ。 Ｌｌ”）Ｌｌつ ＬＩ″ｌ 躊ｕつ Ｕ）ばつＵつＬ
ｉ）ｌｊつ りｒ−トトトｒ−ｒ−ｔ′−ｒ−ｒ−ｒ’
−ｒ−ｒ−トｃＯののののａ：ｌωωのののののの コの■■の■■■■ののｃｎの■■
Claims (1)
- 【特許請求の範囲】 データフロー図形式のプログラムにおいて、制御や演
算を行う機能素子を生成し、それらの機能素子間の結線
が済んだあと、機能素子の実行順序を、 （１）最も下流にある素子から出発して、その素子が正
しく動作するための前提となる上流側の素子を探索し、 （２）実行順序が確定しない素子はその素子番号をスタ
ックに入れて保留し、 （３）上流端の素子に行き着いたときは、スタックのト
ップの素子番号をポップし、それを実行順序を出力する
ためのバッファに移し、 （４）前記（１）から（３）の処理を順次繰し、この処
理の途中で複数の入力端子を持つ素子があり、確定して
いない経路があれば、そこから上流側への探索を上記と
同じ方法で行い、もとの下流端の素子までの実行順序を
確定させる、 ことにより実行順序を決定することを特徴とするデータ
フロー図形式のプログラムにおける実行順序自動決定方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17071890A JPH04100104A (ja) | 1990-06-27 | 1990-06-27 | データフロー図形式のプログラムにおける実行順序自動決定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17071890A JPH04100104A (ja) | 1990-06-27 | 1990-06-27 | データフロー図形式のプログラムにおける実行順序自動決定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04100104A true JPH04100104A (ja) | 1992-04-02 |
Family
ID=15910111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17071890A Pending JPH04100104A (ja) | 1990-06-27 | 1990-06-27 | データフロー図形式のプログラムにおける実行順序自動決定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04100104A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7150018B2 (en) * | 2000-02-16 | 2006-12-12 | Microsoft Corporation | Method and system for deterministic ordering of software modules |
-
1990
- 1990-06-27 JP JP17071890A patent/JPH04100104A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7150018B2 (en) * | 2000-02-16 | 2006-12-12 | Microsoft Corporation | Method and system for deterministic ordering of software modules |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3599775B2 (ja) | ハイフネーション規則に関する有限状態符号化システム | |
| KR950012209A (ko) | 카운터플로우 파이프라인 프로세서 | |
| CN107590254B (zh) | 具有合并处理方法的大数据支撑平台 | |
| JPH04100104A (ja) | データフロー図形式のプログラムにおける実行順序自動決定方式 | |
| US20220269239A1 (en) | Information processing apparatus, control apparatus, control method, method of controlling control apparatus, and recording medium | |
| CN114185462B (zh) | 基于ai和rpa系统分身窗口的控制方法及装置 | |
| JPH04242829A (ja) | プログラム更新システム | |
| JP2820184B2 (ja) | ロードモジュール単体テスト支援装置 | |
| JPS61151753A (ja) | ガイド機能付き計算機 | |
| JP2013003729A (ja) | テストケース自動生成システム、テストケース自動生成方法、およびテストケース自動生成プログラム | |
| JP2001343995A (ja) | 音声入力処理装置、音声入力処理方法及び音声入力処理プログラムを記録した記録媒体 | |
| JP2601533B2 (ja) | データ処理装置 | |
| JP5047457B2 (ja) | システム開発における生産性向上のための情報処理システム | |
| JPH0573290A (ja) | 対話型システムのプログラム制御方式 | |
| JPH03212724A (ja) | フロッピーディスク処理装置のファイル形式識別方式 | |
| CN114020275A (zh) | 一种应用程序的代码编译控方法、装置、介质及设备 | |
| JPH07160536A (ja) | 対話型システムのプログラムテスト支援装置 | |
| JPS5846439A (ja) | 計算機のプログラム編集方法 | |
| JPS62239241A (ja) | 会話型デ−タ処理プログラム自動評価方法 | |
| JPS60150108A (ja) | プログラマブル・コントロ−ラの接点情報解析システム | |
| JPS58223825A (ja) | 制御文自動出力方式 | |
| JPH01312641A (ja) | オンラインのバッチテスト方式 | |
| JPH03237492A (ja) | スクロール方式 | |
| JP2010040016A (ja) | 画面遷移設計支援装置および画面遷移設計支援プログラム | |
| JPH07191858A (ja) | シミュレーションインタプリタ |