JPH04101157U - ワンチツプマイクロコンピユータの双方向入出力ポート用切換回路 - Google Patents

ワンチツプマイクロコンピユータの双方向入出力ポート用切換回路

Info

Publication number
JPH04101157U
JPH04101157U JP291691U JP291691U JPH04101157U JP H04101157 U JPH04101157 U JP H04101157U JP 291691 U JP291691 U JP 291691U JP 291691 U JP291691 U JP 291691U JP H04101157 U JPH04101157 U JP H04101157U
Authority
JP
Japan
Prior art keywords
input
port
output
output port
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP291691U
Other languages
English (en)
Other versions
JP2568744Y2 (ja
Inventor
直樹 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP1991002916U priority Critical patent/JP2568744Y2/ja
Publication of JPH04101157U publication Critical patent/JPH04101157U/ja
Application granted granted Critical
Publication of JP2568744Y2 publication Critical patent/JP2568744Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Abstract

(57)【要約】 【目的】本考案はワンチップマイクロコンピュータの入
出力ポートを拡張するための付加回路に関し、簡単な回
路及び簡単な制御により、双方向入出力ポートを時分割
して入力ポートと出力ポートとして使用できるようにす
ることで、ポート数を拡張することを目的とする。 【構成】双方向入出力ポートを備え、この双方向入出力
ポートの設定を示すポート信号を出力するワンチップマ
イクロコンピュータ1のポート切換回路であって、双方
向入出力ポートに出力されているデータをラッチするラ
ッチ手段2、このポートに入力される入力データをポー
ト信号に応じて入力状態と非入力状態に切り換える入力
制御手段2、及びポート信号が出力ポートを示すように
変化してから所定時間後にラッチ手段2にラッチ信号を
出力する遅延手段4を備える。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、ワンチップマイクロコンピュータ周辺回路に関し、特に双方向入出 力ポートを備えるがポート数に限りがあるワンチップマイクロコンピュータを、 時分割で入力と出力の兼用として使用することで使用できるポート数を実際上増 加させるための双方向入出力ポート用切換回路に関する。
【0002】
【従来の技術】
現在マイクロコンピュータが制御用等に広く使用されているが、そのシステム の基本構成は図6に示すようになっている。11cがマイクロコンピュータで、他 にROM12c,RAM13c,I/O 14cで構成される。実際にはクロック信号を発生す るためのクロック部等が必要であるがここでは省略する。図6に示す各構成要素 はそれぞれICチップとして作られており、これらをプリント基板上に配置して マイクロコンピュータシステムを形成するのが一般的である。
【0003】 近年IC製造における集積技術が向上したので、図6に示す構成を一個のIC チップ上にまとめることで、コストの低減や信頼性の向上を図ったワンチップマ イクロコンピュータ(シングルチップコンピュータと称することもある。)が広 く使用されるようになっている。図7はワンチップマイクロコンピュータの基本 構成を示す図であり、図6に示す構成が一個のチップ上にまとめられている。そ して外部との接続は、電源やクロック入力、及びリセット入力の他はすべて入出 力ポートを介して行なわれるようになっている。ワンチップマイクロコンピュー タは、図6に示すような部分をプリント基板で構成する必要がないため信頼性が 高く、コスト的にも利点が多いため、あまり高度な処理能力を必要としない制御 機器等では広く使用されている。
【0004】 前記のようにワンチップマイクロコンピュータは、チップ外との接続を入出力 用のポートを介して行なうのが特徴であり、通常のマイクロコンピュータのよう なデータバスやアドレスバスの端子を備えていない。入出力ポートは機種により 異なるが、基本的には図8に示すように、入力ポート7e、出力ポート9e、双 方向入出力ポート8eを備えている。入力ポート7e及び出力ポート9eはそれ ぞれ入力専用、出力専用であり、Aレジスタ6eとの間でデータの授受が行なわ れる。
【0005】 双方向入出力ポート8eは、プログラムにより自由に入力ポート又は出力ポー トに設定可能なポートであり、機種により設定方法は異なるが、レジスタに各ポ ート端子毎の設定を書き込むものが一般的である。図8に示したのはポート毎の 入出力の設定をポートレジスタ5eに書き込む形式のものであり、ポートレジス タ5eはこのためだけのレジスタではなく、他の汎用レジスタを流用して命令形 式に応じてこのような動作が行なわれるようになっている。
【0006】 これまでワンチップマイクロコンピュータを使用する場合、双方向入出力ポー トを入力ポートとして使用するか又は出力ポートとして使用するかは、あらかじ めシステムの設計段階で決定し、この設計に対応してプログラム中で設定を行な うのが普通であり、ワンチップマイクロコンピュータの動作中に、双方向入出力 ポートを入力用と出力用の間で設定を変えることはほとんどなかった。これは同 一の端子に入力と出力を接続した場合の制御が難しいためである。
【0007】
【考案が解決しようとする課題】
前述のようにワンチップマイクロコンピュータはチップ外との情報の授受を入 出力ポートを介して行なうが、チップの形状から入出力ポートの数はあまり多く することはできない。そのため実際にワンチップマイクロコンピュータを使用す る場合、処理能力は充分であるが、入出力するデータの数が多く入出力ポートの 数が不充分であるということが頻繁に起きている。
【0008】 この問題を解決するには、入出力ポートの数の多いワンチップマイクロコンピ ュータを使用すれば良い。しかし入出力ポート数の多いワンチップマイクロコン ピュータは、処理能力も大きい上位のワンチップマイクロコンピュータであるこ とが多く、当然価格も高くなるという問題がある。また上位のワンチップマイク ロコンピュータであってもICパッケージの関係から端子数は当然制限される。
【0009】 このためワンチップマイクロコンピュータの入出力ポート数を増加させるため 、I/Oエクスパンダと呼ばれる周辺ICが使用されることがある。これはワン チップマイクロコンピュータの双方向入出力ポートを一部はデータ用、一部は制 御用に利用してポートを拡張するものであり、動作中には双方向入出力ポートの 設定が入力用と出力用の間で切り換えられる。
【0010】 しかしこのI/Oエクスパンダ用ICは高価な上、ポートの設定等が自由に行 えるようにするため複雑な制御が必要であり、入出力に要するプログラムのステ ップ数が増加して制御に要する時間が長くなるという問題がある。もちろん複雑 な入出力動作を行なう場合には、当然このような汎用性のあるICを使用するの が適当であるが、実際にワンチップマイクロコンピュータを使用する場合には、 単純に入出力ポート数が増加すれば充分であることが多い。
【0011】 本考案は上記問題点に鑑みてなされたものであり、ワンチップマイクロコンピ ュータで入出力ポート数が不足する場合に、簡単な回路を付加して入出力ポート 数を増加させ、上位のマイクロコンピュータの使用及び高価な周辺ICの使用に よるコスト増を防ぐと共に制御の複雑化に伴う処理時間の増大を防ぐことを目的 とする。
【0012】
【課題を解決するための手段】
本考案では、上記問題点を解決するため、ワンチップマイクロコンピュータの 双方向入出力ポートを入力用と出力用に兼用する。そのため双方向入出力ポート に簡単な入出力切換用の回路を設けてデータの衝突を防止するようにする。図1 は本考案のワンチップマイクロコンピュータの双方向入出力ポート用切換回路の 基本構成を示す図である。なお他図において同一の機能部分については同一の番 号とし、アルファベットの小文字を付して表わすこととする。
【0013】 すなわち本考案のワンチップマイクロコンピュータの双方向入出力ポート用切 換回路は、プログラムによる制御で、入力ポート又は出力ポートのいずれにも設 定可能な双方向入出力ポートを備え、双方向入出力ポートが入力ポートか出力ポ ートのいずれに設定されたかを示すポート信号を出力するワンチップマイクロコ ンピュータ1の双方向入出力ポート用切換回路であって、双方向入出力ポートの 端子に出力されているデータをラッチするラッチ手段2、双方向入出力ポートの 端子に入力される入力データを、ポート信号が入力ポートを示す時には入力状態 とし、ポート信号が出力ポートを示す時には非入力状態とする入力制御手段2、 及びポート信号が双方向入出力ポートが出力ポートに設定されたことを示すよう に変化した時点より所定時間後にラッチ手段2にラッチ信号を出力する遅延手段 4を備え、双方向入出力ポートを時分割により入力ポートと出力ポートに切り換 えて使用するためのワンチップマイクロコンピュータの双方向入出力ポート用切 換回路である。
【0014】
【作用】
入出力ポートが出力ポートとして使用される場合には、ある時点で出力され たデータがそのまま維持されるようになっており、入力ポートとして使用される 場合には、ある時点でのデータを読み込むようになっている。ポートの使用方法 にもよるが、実際の使用ではすべてのポートが頻繁にデータの授受のために使用 されることはなく、一定出力されたデータはある程度の時間は変更されずにその ままの状態が維持される。また入力についても、入力のためのサンプリング周期 は長いことが多い。
【0015】 そこで双方向入出力ポートを時分割して、ある時点では出力ポートとして使用 し、別の時点では入力ポートとして使用すれば、入力と出力に対してそれぞれ双 方向入出力ポート数だけ、すなわち総数で二倍のポート数を備えることになり、 ポート数が増加する。 上記のことを実現するには、双方向入出力ポートに入力されるデータとこのポ ートが出力するデータが衝突しないようにすることが必要であり、そのためワン チップマイクロコンピュータ1から双方向入出力ポートが入力ポートと出力ポー トのどちらに設定されているかを示すポート信号を出力し、このポート信号に基 づいて入力制御手段3は、データの衝突が生じないように制御する。
【0016】 またポートより出力されたデータは次のデータが出力されるまで維持される必 要があり、ポート信号が出力に設定された後、所定時間内にはデータが出力され て安定した状態になるようにプログラムを作成するようにして、この時点でラッ チ手段2は遅延手段4からのラッチ信号に基づいて出力されているデータをラッ チして維持するようにする。
【0017】 上記のようにデータのラッチも入力の制御もポート信号のみに基づいて行なわ れるため、このポートの拡張のために使用されるワンチップマイクロコンピュー タより出力される信号はポート信号のみであり、出力ポートを有効に使用できる 。
【0018】
【実施例】
双方向入出力ポートの端子へのデータの入力を制御するための入手制御手段と して、セレクタを用いた実施例の構成を図2に示す。図2において1aはワンチ ップマイクロコンピュータであり、0から7までの双方向入出力ポートがあり、 これを時分割して入力ポート及び出力ポートとして使用する。ワンチップマイク ロコンピュータ1aからは、ポート信号が別の出力ポートより出力される。ポー ト信号は、双方向入出力ポートを入力ポートに設定する時にはLとし、出力ポー トとする時にはHとする。3aはセレクタであり、双方向入出力ポートの端子に 接続する線を、入力データの線とラッチ2aへの線との間で切り換える。ポート 信号がLの時には入力データに、Hの時にはラッチに接続する。
【0019】 4aは遅延線であり、ポート信号を所定時間遅延させてラッチ2aにラッチ信 号を出力する。ラッチ2aは、ラッチ信号のLからHへの立ち上がりに応じてデ ータをラッチする。 次に図2の回路を使用してデータの入出力を行なうためのワンチップマイクロ コンピュータの動作を示すフローチャートを、図3に示し、その際の各部の信号 状態を図4に示す。
【0020】 まずデータを出力する場合について説明する。ステップ101 でポート信号をH にして、双方向入出力ポートを出力ポートにすることを指示する。このポート信 号の変化に応じて、セレクタ3aが双方向入出力ポートの端子をラッチ3aに接 続する。この時双方向入出力ポートはまだ入力ポートであるため端子はハイイン ピーダンスな不定の状態になる。ポート信号は遅延線4aにも入り、所定の遅延 時間後にラッチ2aへのラッチ信号になる。
【0021】 次にステップ102 と 103で、双方向入出力ポートが出力用に設定されてデータ が出力される。そして出力されたデータが安定した時点に合せて、前記のラッチ 信号が立ち上がるように遅延時間が設定されているので、その時点で出力された データがラッチされて出力データとなる。 次にデータを取り込む入力ポートの場合について説明する。まずステップ104 で双方向入出力ポートを入力ポートに設定する。これにより端子はハイインピー ダンスな不定状態になる。ステップ105 でポート信号をLに変化させるとセレク タ3aは入力データ側に接続されるので双方向入出力ポートの端子に入力データ が入る状態になる。次にステップ106 で入力データを読み取る。
【0022】 図2の実施例では、入力ポートとして使用する場合は入力データの読み取りを 続けて行なうことが可能であるが、続けてデータを出力する場合にはかならず図 3に示す工程を繰り返す必要がある。これはポート信号に基づいてラッチ信号を 生成しているためである。また遅延線4aの遅延時間は固定であり、ステップ10 2 と 103の処理によりデータが出力され、更にデータが安定した時点でラッチ信 号を発生するように10マシンサイクル程度に相当する5から10μs程度に設定さ れている。そのためステップ101 に続いてステップ102 と 103を所定のサイクル で行なうようにプログラムすることが必要である。
【0023】 第二の実施例を図5に示す。マイクロコンピュータによる制御では、出力した データが正しく出力されたかを確認するために、出力したデータを再び入力デー タとして取り込み判定する方法がしばしば用いられる。第二の実施例は、このよ うな場合に適用した例である。 図5では、出力したデータを再び入力データとして取り込むための入力制御手 段としてゲート3bを用いている。これはポート信号に応じて入出力端子へのデ ータを入力状態又はハイインピーダンスな非入力状態にするもので、これにより 信号の衝突が避けられる。
【0024】
【考案の効果】
本考案により簡単な回路を付加するだけで、ワンチップマイクロコンピュータ の入出力ポートを入力ポートと出力ポートの間で切り換えて使用することが可能 になり、実質的に入出力ポートの数を増加させることができる。
【図面の簡単な説明】
【図1】本考案のワンチップマイクロコンピュータの入
出力ポート用切換回路の基本構成を示す図である。
【図2】入力制御手段としてセレクタを用いた実施例の
構成を示す図である。
【図3】図2の回路での入出力のためのワンチップマイ
クロコンピュータの動作を示すフローチャートである。
【図4】図3のフローチャートで入出力を行なう場合の
各部の状態を示したタイミングチャードである。
【図5】主力されたデータを確認するためにデータを再
び入力として取り入れる実施例の構成を示す図である。
【図6】マイクロコンピュータシステムの基本構成を示
す図である。
【図7】ワンチップマイクロコンピュータの基本構成を
示す図である。
【図8】ワンチップマイクロコンピュータにおける入出
力ポートの例を示す図である。
【符号の説明】
1…ワンチップマイクロコンピュータ 2…ラッチ手段 3…入力制御手段 4…遅延手段

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 プログラムによる制御で、入力ポート又
    は出力ポートのいずれにも設定可能な双方向入出力ポー
    トを備え、該双方向入出力ポートが入力ポートか出力ポ
    ートのいずれに設定されたかを示すポート信号を出力す
    るワンチップマイクロコンピュータ(1)の双方向入出
    力ポート用切換回路であって、該双方向入出力ポートの
    端子に出力されているデータをラッチするラッチ手段
    (2)、該双方向入出力ポートの端子に入力される入力
    データを、該ポート信号が入力ポートを示す時には入力
    状態とし、該ポート信号が出力ポートを示す時には非入
    力状態とする入力制御手段(2)、及び該ポート信号
    が、該双方向入出力ポートが出力ポートに設定されたこ
    とを示すように変化した時点より所定時間後に、該ラッ
    チ手段(2)にラッチ信号を出力する遅延手段(4)を
    備え、双方向入出力ポートを時分割で入力ポートと出力
    ポートに切り換えて使用するためのワンチップマイクロ
    コンピュータの双方向入出力ポート用切換回路。
JP1991002916U 1991-01-31 1991-01-31 ワンチップマイクロコンピュータの双方向入出力ポート用切換回路 Expired - Fee Related JP2568744Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991002916U JP2568744Y2 (ja) 1991-01-31 1991-01-31 ワンチップマイクロコンピュータの双方向入出力ポート用切換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991002916U JP2568744Y2 (ja) 1991-01-31 1991-01-31 ワンチップマイクロコンピュータの双方向入出力ポート用切換回路

Publications (2)

Publication Number Publication Date
JPH04101157U true JPH04101157U (ja) 1992-09-01
JP2568744Y2 JP2568744Y2 (ja) 1998-04-15

Family

ID=31731423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991002916U Expired - Fee Related JP2568744Y2 (ja) 1991-01-31 1991-01-31 ワンチップマイクロコンピュータの双方向入出力ポート用切換回路

Country Status (1)

Country Link
JP (1) JP2568744Y2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5510620A (en) * 1978-07-07 1980-01-25 Nec Corp Output change-over circuit
JPH0193928A (ja) * 1987-10-05 1989-04-12 Nec Corp ダイナミック方式プログラマブルロジックアレイ
JPH01114963A (ja) * 1987-10-28 1989-05-08 Nec Corp 入出力回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5510620A (en) * 1978-07-07 1980-01-25 Nec Corp Output change-over circuit
JPH0193928A (ja) * 1987-10-05 1989-04-12 Nec Corp ダイナミック方式プログラマブルロジックアレイ
JPH01114963A (ja) * 1987-10-28 1989-05-08 Nec Corp 入出力回路

Also Published As

Publication number Publication date
JP2568744Y2 (ja) 1998-04-15

Similar Documents

Publication Publication Date Title
JPH04304531A (ja) エミュレーション装置とそれに使用するマイクロコントローラ
KR940012146A (ko) Cpu와 승산기를 갖는 반도체집적회로
JP2002323995A (ja) トレース回路
KR900002438B1 (ko) 프로세서간 결합방식
US5265243A (en) Processor interface controller for interfacing peripheral devices to a processor
US6948020B1 (en) Method and system for increasing control information from GPIOs
JP2568744Y2 (ja) ワンチップマイクロコンピュータの双方向入出力ポート用切換回路
KR100205608B1 (ko) 마이크로컨트롤러 개발 시스템
US6556051B2 (en) Apparatus for providing both supports including synchronous dynamic random access memory (SDRAM) module and double data rate (DDR) DRAM module
JPH0542525Y2 (ja)
KR100229205B1 (ko) 데이타 버스를 이용하여 i/o 어드레스를 확장한 입출력 장치 및 방법
CN200994117Y (zh) 一种电机的运动控制卡
KR950003057Y1 (ko) 명령/상태 정보 교환회로
JP3565603B2 (ja) マイクロコントローラシステム及びマイクロコントローラ
JP3074978B2 (ja) エミュレーション装置
JP2002197056A (ja) ネットワーク用チップのインタフェース回路及びアクセスタイミング調整方法
KR910008413B1 (ko) 메모리 용량 확장장치
JP3283505B2 (ja) マイクロコンピュータ
JP2867585B2 (ja) イベント検出回路
KR100400592B1 (ko) 피엘씨 전용 게이트어레이의 웨이트모드 설계방법
KR900003621Y1 (ko) 상이한 프로세서간의 데이터 교환장치
US20060047869A1 (en) Multi-function PC card
KR940010395B1 (ko) 프로그래머블 로직 콘트롤러의 입출력카드 선택회로 및 그 제어방법
JPH0863368A (ja) エミュレータおよびマイクロコンピュータ
JPH0543142B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971209

LAPS Cancellation because of no payment of annual fees