JPH0410129A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は情報処理装置におけるマイクロプログラム制御
装置に関する。

（従来の技術〕 マイクロプログラム制御装置は、各々が定まった制御機
能ををする複数のフィールドから１語が構成されるマイ
クロ命令語を複数格納する制御記憶装置を備え、機械語
命令の命令コードのデコード結果或いは各マイクロ命令
語中のネクストアドレスフィールドに設定されたアドレ
ス情報に従って制御記憶装置から前記命令コードの実行
に必要なマイクロ命令語列を順次に読み出し、それらの
マイクロ命令語列を必要に応じてデコードすることによ
り被制御回路に対する所定の制御を行うものである。そ
して、従来のマイクロプログラム制扉装置においては、
各命令コート毎にそれぞれ別々のマイクロ命令語列すな
わちマイクロプログラムが予め用意されていた。

例えば、成る機械語命令の命令コート川Ｃ１を実行する
為に第３図（ａ）に示すように、処理Ａ、処理Ｂ、処理
Ｃをその順で行う必要がある場合、処理Ａを行うマイク
ロ命令語ａ、処理Ｂを行うマイクロ命令語す、処理Ｃを
行うマイクロ命令語Ｃを制御記憶袋！に記憶しておき、
命令コート川Ｃ１のデコード時にマイクロ命令語ａが読
み出されて処理され、次にマイクロ命令語す、その次に
マイクロ命令語Ｃが読み出されて処理されるように命令
コードデコーダや各マイクロ命令語の７クストアドレス
フイールドが設定される。また、別の機械語命令の命令
コート’　ｌ　Ｃ２を実行する為に第３図し）に示すよ
うに、処理Ａ、処理Ｂ、処理Ｃ゛をその順で行う必要が
ある場合、処理Ａを行うマイクロ命令語ａ、処理Ｂを行
うマイクロ命令語す処理Ｃ°を行うマイクロ命令語Ｃを
、前記命令コードＩＣ１用のマイクロ命令語ａ、ｂ、ｃ
とは別に制御記憶装置に記憶しておき、命令コード■Ｃ
２のデコード時にその命令コードＩＣ２対応のマイクロ
命令語ａが読み出されて処理され、次にマイクロ命令語
す、その次にマイクロ命令語Ｃが読み出されて処理され
るように命令コートデコーダや各マイクロ命令語のネク
ストアドレスフィールドが設定される。

［発明が解決しようとする課題〕 従来のマイクロプログラム制御装置は上述したように構
成されおり、制御記憶装置には各命令コート毎にそれを
実行するために必要なマイクロ命令語列を別個に記憶し
なければならない為、制御記憶装置の必要容量が大きく
なるという問題点があった。

そこで、本発明の目的は、複数の命令コード間でマイク
ロ命令語列を共通に使用し得るようにすることにより、
必要な制御記憶装置の容量を削減することができるマイ
クロプログラム制御装置を提供することにある。

Ｃ課題を解決するための手段〕 本発明は上記の目的を達成するために、複数のフィール
ドから１語が構成されるマイクロ命令語を複数格納する
制御記憶装置を備えたマイクロプログラム制御装置にお
いて、 前記制御記憶装置から読み出されたマイクロ命令語の少
なくとも１つのフィールドの値を、修飾指示フィールド
の値に従って修飾する修飾回路と、前記制御記憶装置か
ら読み出され前記修飾回路による操作を施されたマイク
ロ命令語を保持するマイクロ命令語読み出しレジスタと
を備えている。

また、本発明の好ましい実施例においては、前記修飾指
示フィールドの値は命令コードをデコードする命令コー
ドデコーダによって生成されて前記修飾回路に供給され
る構成が採用され、更に、前記修飾回路は、前記修飾指
示フィールドの値が所定値を示すときは前記マイクロ命
令語の前記フィールドの値をそのまま出力し、所定値以
外の値を示すときはその値を反転して出力する論理回路
で構成されている。

〔作用〕

本発明のマイクロプログラム制御装置においては、成る
命令コードが命令コードデコーダによってデコードされ
ると、制御記憶装置のアドレス等がデコート結果として
出力されると共に修飾指示フィールドの値が出力され、
修飾回路は、制御記憶装置から読み出され１こマイクロ
命令語の少なくとも１つのフィールドの値を、その修飾
指示フィールドの値に従って修飾し、マイクロ命令語読
み出しレジスタが、制御記憶装置から読み出され前記修
飾回路による操作を施されたマイクロ命令語を保持する
。よって、修飾指示フィールドの値に応して、１つのマ
イクロ命令語から複数種のマイクロ命令語が動的に生成
され、それに応した制御が行われる。

〔実施例〕 次に、本発明の実施例について図面を参照して詳細に説
明する。

第１図は本発明の一実施例の要部ブロック図である。本
実施例のマイクロプログラム制御装置は同図に示すよう
に、命令コートレジスタ１．命令コートデコーダ２．レ
ジスタ３．アドレスレジスタ４．制御記憶装置５．修飾
回路６およびマイクロ命令語読み出しレジスタ７を含ん
でいる。

命令コートレジスタ１は、命令（機械語命令）の命令コ
ードがセットされるレジスタで、ここに保持された命令
コートは信号線１０１によって命令コードデコーダ２に
供給される。

命令コードデコーダ２は、信号線１０１によって供給さ
れる命令コートをデコートシて命令コード対応の制御情
報を生成し、それをレジスタ３に格納するデコーダであ
る。この命令コートデコーダ２は、制御記憶装置５のア
ドレス等のデコード結果情報と共に、本実施例では１ビ
ツトの修飾指示フィールドＭ　Ｆも命令コートのデコー
ド結果の一部として出力する機能を有している。

レジスタ３は、命令コードデコーダ２のデコート−結果
であるアドレス、修飾指示フィールドＭＰ等を保持する
レジスタで、アドレスは信号線１０２によってアドレス
レジスタ４へ、修飾指示フィールドＭＦは信号線１０３
によって修飾回路６へそれぞれ供給する。

アドレスレジスタ４は、信号線１０２によってレジスタ
３から供給されるアドレス４マイクロ命令語読み出しレ
ジスタ７から信号線１１０によって供給されるネタスト
アトレスの何れか一方を選択して保持し、信号線１０４
を介して制御記憶装置５に供給するレジスタである。

制御記憶装置５は、各々が定まった制御機能を有する複
数のフィールドから１語が構成されるマイクロ命令語を
複数格納するメモリであり、信号線１０４を介してアド
レスが与えられると、そのアドレスが指し示す領域のマ
イクロ命令語を出力する。本実施例の場合、マイクロ命
令語は、３つのフィールドｉ、ｉｉ、ｉｉｉで構成され
ており、フィールド’ｉ、ｉｉによって被制御回路の制
御等を行い、フィールド１ｕをネクストアドレスフィー
ルドとして使用している。そして、本実施例は、フィー
ルド１１を１ビツトで構成し、このビットを修飾の対象
ビットとしている。従って、同図に示すように、制御記
憶装置５から出力されたマイクロ命令語のフィールド１
とフィールド■の内容は信号線１０５と信号線１０７に
よってマイクロ命令語読み出しレジスタ７にそのまま供
給され、フィールド１１の内容は信号線１０６によって
修飾回路６に供給され、修飾回路６で修飾されたフィー
ルド薗１の内容が信号線１０８によってマイクロ命令語
読み出しレジスタ７に供給されるようになっている。

修飾回路６は、制御記憶装置５から信号線１０６によっ
て供給されるマイクロ命令語のフィールド１１の値を、
信号線１０３によってレジスタ３から供給される修飾指
示フィールＩ”　Ｍ　Ｆの値に従って修飾し、その結果
を信号線１０８を介してマイクロ命令語読み出しレジス
タ７に供給する回路である。

マイクロ命令語読み出しレジスタ７は、制御記憶装置５
から読み出されたマイクロ命令語のフィールドｉ、　　
ｉｊの内容と修飾回路６による操作を施されたフィール
ド１１の内容を保持するレジスタであり、フィールド１
．！１は信号線１０９によって図示しないデコーダ等に
供給されて被制御回路の制御に供され、フィールド■の
内容はネクストアドレスとして信号線１１０を介してア
ドレスレジスタ４に供給される。

第２圀は修飾回路６の一例を示すブロンク図である。こ
の例の修飾回路６は、信号線１０３で供給される修飾指
示フィールドＭＦの値を反転する反転ゲート１０と、こ
の反転ゲート１０の出力値と信号線１０６で供給される
フィールド１１の値との論理積をとるアントゲート２０
とで構成され、アントケート２０の出力が信号線１０８
により取り出される。この修飾回路６では、信号線１０
３上の修飾指示フィールドＭＦの値が論理値“０°゛の
場合、信号線１０６上のフィールド１１のビットの値は
そのまま信号線１０８上に出力され、修飾指示フィール
ドＭＦＯ値が論理値“１”の場合、フィールド１１のビ
ットの値にかかわらず常に論理値“°０”が出力される
という修飾操作が行われる。

次に、上述のように構成された本実施例の動作を説明す
る。

今、次のような２つの命令コードＩＣＩ、ＩＣ２を想定
する。

命令コードＩＣＩは、それを実行するには第３図（ａ）
に示すような処理Ａ、処理Ｂ、処理Ｃをその順で行う必
要があり、処理Ａはマイクロ命令語ａで、処理Ｂはマイ
クロ命令語すで、処理Ｃはマイクロ命令語Ｃで対処でき
るとする。また、命令コー　トＩ　Ｃ２は、それを実行
するには第３図（ｂ）に示すような処理Ａ、処理Ｂ、処
理Ｃ′をその順で行う必要があり、処理Ａはマイクロ命
令語ａで、処理Ｂはマイクロ命令語すで、処理Ｃはマイ
クロ命令語Ｃ“で対処できるとする。即ち、２つの命令
コードＩＣＩ、ＩＣ２の実行に必要なマイクロ命令語列
は命令コードＩＣＩがａ、ｂ、ｃで、命令コート川Ｃ２
がａ、ｂ、ｃ’であり、前半の２つのマイクロ命令語ａ
、ｂが同じであり、最後のマイクロ命令語ｃ、ｃ’のみ
が相違する。そして、この相違も、フィールド１１の部
分がマイクロ命令語Ｃでは論理値“１”であるのに対し
マイクロ命令語Ｃ“では論理値“′０”になる点のみで
ある場合を想定する。なお、このような事例としては、
各マイクロ命令語のフィールド１１のｌビットがいわゆ
る終了指示ビット（論理値“ｌ゛で処理の終了を指示し
、論理値“０゛で処理の継続を指示する）に割り当てら
れており、処理Ｃでは処理を終了せしめる為にマイクロ
命令語Ｃの終了指示ビットが論理値“１“になっており
、処理Ｃ゛でユよ処理を継続せしめる為にマイクロ命令
語Ｃ゛の終了指示ビットが論理値“′０°゛になってい
る例がある。

よって、以下の説明でも、フィールド１１か終了指示ビ
ットであり、マイクロ命令語ＣのフィールドＩＩが論理
値°゛１°゛、他のマイクロ命令語ａ、　　ｂ。

Ｃ゛のフィールド１１が論理値゛０“である場合を想定
する。

このような場合、本実施例では、制御記憶装置５に次の
ような３つのマイクロ命令語を所定のアドレスに記憶し
ておく。

アドレスα；フィールド１１のビットが論理値“０゛。

であり、ネクストアドレスとしてβ を持つマイクロ命令語ａ アドレスβ；フィールド１１のビットが論理値“０゛で
あり、ネクストアドレスとしてＴ を持つマイクロ命令語ｂ アドレスα；フィールド１１のビットが論理値ビである
マイクロ命令語Ｃ また、命令コードデコーダ２は、命令コートＩ　Ｃ１を
デコードすることにより論理値“０°゛の修飾指示フィ
ールドＭＦを出力し、命令コート川Ｃ２をデコートする
ことにより論理値“１パの修飾指示フィールドＭＦを出
力するように構成しておく。

さて、先ず、第１図の命令コートレジスタ１に命令コー
Ｆ　Ｉ　Ｃｌがセットされたとすると、命令コードデコ
ーダ２はそれをデコードした結果をレジスタ３に格納し
、これによって論理値“０゛の修飾指示フィールドＭＦ
がレジスタ３から信号線１０３を介して修飾回路６に伝
達されると共に、アドレスαが信号線１０２を介してア
ドレスレジスタ４にセットされ、制御記憶装置５からマ
イクロ命令語ａが読み出され、フィールドｉ、ｉｉの内
容がマイクロ命令語読み出しレジスタ７に供給され、フ
ィールド１１の終了指示ビットが修飾口ＦａＩ６に供給
される。このとき、修飾指示フィールＦＭＦの値は論理
値°“０゛°なので、第２図の反転ゲート１０の出力が
論理値“１”となってアンドゲト２０は開いた状態にな
っている。従って、フィールド１１の終了指示ビットの
値＝論理値“０パがそのままアントゲ−）２０を通過し
て信号線１０８によりマイクロ命令語読み出しレジスタ
７に格納されることになる。よって、マイクロ命令語読
み出しレジスタ７にはマイクロ命令語ａが格納され、処
理Ａが実行される。

次に、マイクロ命令語読み出しレジスタ７に保持された
マイクロ命令語ａ中の２クストアドレスβがアドレスレ
ジスタ４にセットされ、制御記憶装置５からマイクロ命
令語すが読み出され、その実行後にマイクロ命令語すの
ネクストアドレスＴに従って制御記憶装置５からマイク
ロ命令語Ｃが読み出されるが、何れの場合においてもマ
イクロ命令語ａと同様に、修飾指示フィールドＭＦの値
が論理値“０”なので、終了指示ビットの変更はなく、
元のままのマイクロ命令語す、　　ｃがマイク口命令語
読み出しレジスタ７にセットされることになる。これに
よって、第３図（ａ）に示す処理Ｂ。

処理Ｃが順に実行される。

次に、第１の命令コードレジスタ１に命令コードＩＣ２
がセットされたとすると、命令コートデコーダ２はそれ
をデコードした結果をレジスタ３に格納し、これによっ
て論理値“°１”の修飾指示フィールドＭＦがレジスタ
３から信号線１０３を介して修飾回路６に伝達されると
共に、アドレスαか信号ｆ１１０２を介してアドレスレ
ジスタ４にセットされ、制御記憶装置５からマイクロ命
令語ａが読み出され、フィールド’ｉ、ｉｊの内容がマ
イクロ命令語読み出しレジスタ７に供給され、フィール
ドｉｌの終了指示ビットが修飾回路６に供給される。こ
のとき、修飾指示フィールドＭＦの値は論理値“１゛な
ので、第２図の反転ゲート１０の出力が論理値°°０°
゛となり、アンドゲート２０は閉した状態になっている
。しかし、フィールド１１の終了指示ビットの値はもと
もと論理値゛０”なので、アントゲート２０から同し論
理値”　ｏ　”の終了指示ビットが出力され、それがマ
イクロ命令語読み出しレジスタ７に格納される。よって
、マイクロ命令語読み出しレジスタ７にはマイクロ命令
語ａが格納されたことになり、処理Ａが実行される。

次に、マイクロ命令語読み出しレジスタ７に保持された
ネクストアドレスβがアドレスレジスタ４にセットされ
、制御記憶装置５からマイクロ命令語すが読み出された
ときも、修飾指示フィールドＭＦの値が論理値“′１゛
°であるが、マイクロ命令語すのフィールドＩＩの値は
もともと論理値°′Ｏ”なので修飾は舞く、マイクロ命
令語すがマイクロ命令語読み出しレジスタ７にセットさ
れ、処理Ｂが実行される。

さて次に、マイクロ命令語すのネクストアドレスＴに従
って制御記憶装置５からマイクロ命令語Ｃが読み出され
、そのフィールド１１の論理値”　１　”の終了指示ビ
ットが修飾回路６に供給されると、修飾指示フィールド
ＭＦの値が論理値“１”でアンドゲート２０が閉してお
り、且つ、フィールド１１の値が論理値“°ｌ”なので
、アントゲート２０から論理値“°０”の緋了指示ビッ
トが出力され、これがマイクロ命令語読み出しレジスタ
７に格納される。よって、マイクロ命令語読み出しレジ
スタ７には、制御記憶装置５から読み出されたマイクロ
命令語Ｃではなく、その終了指示ビットを反転したマイ
クロ命令語Ｃ”が格納されることになり、処理Ｃが実行
される。

；発明の効果］ 以上説明したように、本発明のマイクロプログラム制御
装置は、制御記憶装置から読み出されたマイクロ命令語
の少なくとも１つのフィールドの値を、命令コードをデ
コートする命令コートデコーダ等から供給される修飾指
示フィールドの値に従って修飾する修飾回路を有するの
で、１つのマイクロ命令語から複数種のマイクロ命令語
を動的に生成することが可能となる。よって、複数の命
令コード間でマイクロ命令列を共通に使用することが可
能となり、必要な制御記憶装置の容量を削減することが
できる。

【図面の簡単な説明】

第１図は本発明の一実施例の要部ブロック図、第２図は
修飾回路６の構成例を示すブロック図および、 第３図は命令コートの実行に必要な処理例を示す図であ
る。 図において、 １・・・命令コートレジスフ ２・・・命令コートデコーダ ３・・・レジスタ ４・・−アドレスレジスタ ５・・・制御記憶装置 ６・・・修飾回路 ７・・・マイクロ命令語読み出しレジスタ１０・・・反
転ケート ２０・・・アンドゲート １０１〜１１０・・・信号線 ＭＦ・・・修飾指示フィールド ｉ、ｉｉ、ｉｉｉ・・・マイクロ命令語のフィールドイ
じ飾回路の構へ伊ｊΣ示すブロック２弟 図 本発明の一実地伊１の要部７０．り２ 殆１図 （ａ） （ｂ） 命令コード゛の実行ｌＴ！要な処理例Σ示−す図躬３図

Claims (2)

【特許請求の範囲】
1. （１）複数のフィールドから１語が構成されるマイクロ
   命令語を複数格納する制御記憶装置を備えたマイクロプ
   ログラム制御装置において、 前記制御記憶装置から読み出されたマイクロ命令語の少
   なくとも１つのフィールドの値を、修飾指示フィールド
   の値に従って修飾する修飾回路と、前記制御記憶装置か
   ら読み出され前記修飾回路による操作を施されたマイク
   ロ命令語を保持するマイクロ命令語読み出しレジスタと
   を具備したことを特徴とするマイクロプログラム制御装
   置。
2. （２）前記修飾指示フィールドの値は命令コードをデコ
   ードする命令コードデコーダによって生成されて前記修
   飾回路に供給される請求項１記載のマイクロプログラム
   制御装置。（３）前記修飾回路は、前記修飾指示フィー
   ルドの値が所定値を示すときは前記マイクロ命令語の前
   記フィールドの値をそのまま出力し、所定値以外の値を
   示すときはその値を反転して出力する論理回路で構成さ
   れる請求項２記載のマイクロプログラム制御装置。