JPH0410137A - Fault backup system - Google Patents
Fault backup systemInfo
- Publication number
- JPH0410137A JPH0410137A JP2113419A JP11341990A JPH0410137A JP H0410137 A JPH0410137 A JP H0410137A JP 2113419 A JP2113419 A JP 2113419A JP 11341990 A JP11341990 A JP 11341990A JP H0410137 A JPH0410137 A JP H0410137A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- storage device
- computers
- program
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、複数の演算処理装置を利用したプロセス制御
システム等の分散処理システムにおいて、演算処理装置
に故障か発生した場合でも機能か完全に喪失しないよう
にする故障バックアップ方式に関する。[Detailed Description of the Invention] [Objective of the Invention] (Industrial Field of Application) The present invention is directed to a distributed processing system such as a process control system that utilizes a plurality of processing units, in the event that a processing unit malfunctions. However, it is related to failure backup methods to prevent complete loss of functionality.
(従来の技術)
現在、プロセス制御なとの分野において、演算処理装置
(以下、単に計算機と称する)とそのソフトウェアによ
って制御ロジックを実現するディジタル制御システムか
使われるようになっている。(Prior Art) Currently, in the field of process control, digital control systems are being used that implement control logic using an arithmetic processing unit (hereinafter simply referred to as a computer) and its software.
このようなシステムでは、制御のロジックがすべて計算
機によって実現されるため、計算機に発生した故障によ
るシステム全体の機能に与える影響か非常に大きくなる
傾向にある。In such a system, all control logic is implemented by a computer, so failures that occur in the computer tend to have a significant impact on the overall system functionality.
たとえば、単一の計算機ですべての機能を実現した場合
には、その計算機に故障か発生した場合には、システム
全体のダウンにつながり、信頼性の面で問題かある。For example, if all functions are implemented with a single computer, if a failure occurs in that computer, the entire system will go down, causing problems in terms of reliability.
このようなことから、従来ては制御システムに使われる
計算機の台数を増やし、冗長化することによって信頼性
を向上させているものが多い。For this reason, conventionally, reliability has often been improved by increasing the number of computers used in control systems and making them redundant.
たとえば、同一機能を有する計算機を3台用いた3重系
のシステムを構成し、各々同一の処理を行わせて出力を
比較し、多数決によってシステムの出力を決定したり、
3つの値の中間の値をシステムの出力とする方式はよく
用いられる方法である。For example, you can configure a triple system using three computers with the same functions, have each computer perform the same processing, compare the outputs, and decide the output of the system by majority vote.
A method in which the intermediate value among the three values is set as the output of the system is a commonly used method.
また、これらのほかにも、複数台の計算機を用いたシス
テムで通常は1台の計算機のみが機能を実行し、他は万
一その計算機に故障が発生した場合のバックアップとす
る方式も用いられる。このような方式では、計算機に故
障が検知されると、その故障した計算機が系から切り離
され、その計算機と同一機能を持つバックアップの計算
機がそれに変って処理を実行する。In addition to these methods, systems using multiple computers are also used in which only one computer performs a function, while the others serve as backup in the unlikely event that that computer malfunctions. . In such a system, when a failure is detected in a computer, the failed computer is disconnected from the system, and a backup computer with the same functionality as the failed computer replaces it and executes the process.
以上のような複数台の計算機を用いた方式では、信頼性
の面では単一系に比べるとかなり向上するものの、コス
トの面ではかなり増大することになる。特に、同一機能
の計算機を複数用いることになるのでコスト面での負荷
が相等大きくなる。Although the above-mentioned method using multiple computers improves the reliability considerably compared to a single system, it also increases the cost considerably. In particular, since a plurality of computers with the same function are used, the cost burden becomes relatively large.
このようなことから、複数の計算機か通常は各々別のプ
ログラムを実行し、万一どれかの計算機に故障か発生し
た場合に、他の計算機がその計算機の機能を分担し合い
、全体としての機能を確保しようとする方式が用いられ
ている。For this reason, multiple computers usually run different programs, and in the unlikely event that one computer malfunctions, the other computers share the functions of that computer, and the overall A method is used to ensure functionality.
このような方式で従来用いられているものを第3図に示
す。FIG. 3 shows a conventionally used method of this kind.
システムを構成する計算機31.32は通常、各々個別
の機能(プログラム)を実行している。The computers 31 and 32 that make up the system usually execute individual functions (programs).
計算機31.32は入出力装置33と信号線34を介し
て結合され、制御対象のプロセスから信号を取込みつつ
制御機能を実行する。The computers 31 and 32 are connected to an input/output device 33 via a signal line 34, and execute control functions while receiving signals from a process to be controlled.
一方、各々の計算機31.32から共通にデータアクセ
ス可能なバックアップ記憶装置35が備えられている。On the other hand, a backup storage device 35 is provided which can access data in common from each of the computers 31 and 32.
このバックアップ記憶装置35は各々の計算機31.3
2で実行するプログラムがすべて集中的に格納されてい
る。通常は各々の計算機31.32はバックアップ記憶
装置35に頼ることなく、自分自身が内蔵するローカル
の記憶装置に記憶されるプログラムを実行して各々の機
能を果す。万一、何れかの計算機31また32に故障か
発生してその機能を果せなくなる状況におちいると、バ
ックアップ記憶装置35のプログラムを健全な計算機3
1また32にロードし、システム全体としての機能は確
保できるようにする。This backup storage device 35 is used for each computer 31.3.
All programs executed in 2 are centrally stored. Normally, each computer 31, 32 executes a program stored in its own internal local storage device to perform its respective functions without relying on the backup storage device 35. In the unlikely event that one of the computers 31 or 32 malfunctions and becomes unable to perform its functions, the program in the backup storage device 35 can be transferred to a healthy computer 3.
1 or 32 to ensure the functionality of the entire system.
(発明が解決しようとする課題)
このような従来の方法によると、万一計算機に故障が発
生した場合にバックアップ記憶装置から健全な計算機に
プログラムを切替えてロードする機構か複雑となり、コ
スト面での負荷が増大する。(Problems to be Solved by the Invention) According to such conventional methods, in the event that a computer malfunctions, the mechanism for switching the program from the backup storage device to a healthy computer and loading it becomes complicated, resulting in a high cost. load increases.
また、万一バックアップ記憶装置に故障か発生した場合
には、システム全体の機能ダウンとなり、信頼性面でも
問題となる可能性が有る。Furthermore, in the unlikely event that a failure occurs in the backup storage device, the functionality of the entire system may go down, which may also pose problems in terms of reliability.
本発明は、以上のような事情に鑑みてなされたものであ
り、その目的とするところはコストが低く、信頼性の高
い故障バックアップ方式を提供することにある。The present invention has been made in view of the above circumstances, and its purpose is to provide a low cost and highly reliable failure backup system.
[発明の構成]
(課題を解決するための手段)
上記目的を達成する本発明の故障バックアップ方式は、
複数の独立するプログラムを格納する記憶装置と、該記
憶装置内のプログラムを実行する複数の演算処理装置と
から構成される分散処理システムにおいて、前記演算処
理装置内に前記記憶装置内の実行プログラムの最小アド
レスと最大アドレスを各々格納する2個のレジスタと、
該レジスタの値を任意の値に変更するアドレス変更機能
とを備え、他方の演算処理装置に発生した故障信号によ
って前記アドレス変更機能により前記レジスタのアドレ
スを変更し、当該演算処理装置の実行プログラムの範囲
を前記故障した演算処理装置の実行プログラムの範囲を
含む範囲に変更することを特徴とする。[Structure of the invention] (Means for solving the problem) The failure backup method of the present invention that achieves the above object is as follows:
In a distributed processing system comprising a storage device that stores a plurality of independent programs and a plurality of arithmetic processing units that execute the programs in the storage device, the execution program in the storage device is stored in the arithmetic processing unit. two registers each storing a minimum address and a maximum address;
and an address change function for changing the value of the register to an arbitrary value, and the address change function changes the address of the register in response to a failure signal generated in the other arithmetic processing unit, and the execution program of the arithmetic processing unit changes. The present invention is characterized in that the range is changed to a range that includes the range of the execution program of the arithmetic processing device that has failed.
(作 用)
本発明では、複数の演算処理装置のうち何れかの演算処
理装置に発生した故障信号によって実行プログラムの最
小アドレスと最大アドレスを各々格納する2個のレジス
タのアドレスを変更し、正常な演算処理装置の実行プロ
グラムの範囲を前記故障した演算処理装置の実行プログ
ラムの範囲を含む範囲に変更する。(Function) In the present invention, the addresses of two registers storing the minimum address and maximum address of the execution program are changed in response to a fault signal generated in any one of the plurality of processing units, and the processing unit is operated normally. The range of the execution program of the arithmetic processing unit that has failed is changed to a range that includes the range of the execution program of the failed arithmetic processing unit.
(実施例)
以下、本発明の実施例について図面を用いて詳細に説明
する。(Example) Hereinafter, an example of the present invention will be described in detail using the drawings.
第1図はプロセス制御システム等を分散型システムで実
現した場合の一実施例である。FIG. 1 shows an example in which a process control system or the like is implemented as a distributed system.
本システムは4つの計算機11a、llb、11c
lldで構成される。4つの計算機は信号線12を介し
て入出力装置13a、’13b、13c 13dに結
合されている。This system consists of four computers 11a, llb, 11c.
It consists of lld. The four computers are coupled via signal lines 12 to input/output devices 13a, '13b, 13c and 13d.
システムを構成する計算機11a、llb、11c
lldには、各々記憶装置14a 〜14dと、実行す
るプログラムの最小アドレスを格納するレジスタ15a
〜15d1および最大アドレスを格納するレジスタ16
a〜16dが設けられている。Computers 11a, llb, 11c that make up the system
lld includes storage devices 14a to 14d and a register 15a that stores the minimum address of the program to be executed.
~15d1 and register 16 that stores the maximum address
a to 16d are provided.
各計算機11a〜lid内の記憶装置14a〜14dに
は、各々の計算機11a〜lldて実行するプログラム
を統合した同一のプログラムか格納されている。通常は
各々の計算機11a〜11d内のレジスタ15a〜15
dルジスタ16a〜16dによってその計算機で実行す
るプログラムの範囲か指定され、各々個別の機能を果し
ている。The storage devices 14a to 14d in each of the computers 11a to 11d store the same program that is an integrated program executed by each of the computers 11a to 11d. Usually registers 15a to 15 in each computer 11a to 11d
The range of programs to be executed by the computer is specified by registers 16a to 16d, and each performs an individual function.
例えば、図に示すように、計算機11aでは記憶装置1
4aの最も上位の範囲のプログラムを、計算機11bで
は記憶装置14bの第2位の範囲のプロクラムを、計算
機11cては記憶装置14Cの第3位の範囲のプログラ
ムを、計算機11bでは記憶装置14dの最下位の範囲
のプログラムを実行するようにレジスタ15a〜15d
、レジスタ16a〜16dの値か設定されている。For example, as shown in the figure, in the computer 11a, the storage device 1
4a, the computer 11b stores the program in the second highest range of the storage device 14b, the computer 11c stores the program in the third highest range of the storage device 14C, and the computer 11b stores the program in the third highest range of the storage device 14d. Registers 15a to 15d are configured to execute the program in the lowest range.
, the values of registers 16a to 16d are set.
各計算機11a〜lldは、入出力装置13a〜13d
と信号線12を介して対話を行い、制御対象の信号を取
込みっつ制御機能を実行する。Each of the computers 11a to lld has input/output devices 13a to 13d.
The controller communicates with the controller via the signal line 12, receives signals from the control target, and executes control functions.
通常、このような制御計算機の機能は制御処理プログラ
ムを繰り返し実行することによって実現される。すなわ
ち、プログラムか無限にループを繰り返すことで対象の
制御を実現する。Normally, the functions of such a control computer are realized by repeatedly executing a control processing program. In other words, control of the object is realized by repeating a program or loop infinitely.
本システムにおいては記憶装置14a〜14d上のプロ
グラムのレジスタ15a〜15dて示されるアドレスの
命令から実行を始め、順次処理を進めていってレジスタ
16a〜16dて示されるアドレスの命令に、レジスタ
15a〜15dで示されるアドレスに戻るという命令を
格納しておくことにより、レジスタ15a〜15dとレ
ジスタ16a〜16dで示されるアドレス間で繰り返し
処理を実行する。複数の入出力装置138〜13dのう
ちのどの入出力装置と対話を行うかは、各プログラム内
で記述されているので、通常は計算機11a〜11dと
入出力装置13a−13dは1対1に対応して処理を行
うことができる。In this system, execution starts from the instruction at the address indicated by the registers 15a to 15d of the program on the storage devices 14a to 14d, and the processing is sequentially performed to execute the instruction at the address indicated by the registers 16a to 16d. By storing an instruction to return to the address indicated by 15d, repeated processing is executed between the addresses indicated by registers 15a to 15d and registers 16a to 16d. Since which input/output device among the plurality of input/output devices 138 to 13d is to be interacted with is described in each program, normally the computers 11a to 11d and the input/output devices 13a to 13d are connected on a one-to-one basis. Processing can be done accordingly.
このような状況でとれかの計算機に故障か発生した場合
を考える。たとえば計算機11bに故障が発生した場合
を仮定する。Let us consider a case in which a failure occurs in Toreka's computer in such a situation. For example, assume that a failure occurs in the computer 11b.
計算機11bに故障か発生したことが計算機11aに伝
えられると、割込みがかかり、割込み処理プログラムか
動く。割込み処理プログラムで計算機11a側の記憶装
置14aのレジスタ16aに示されたアドレスの命令の
ジャンプ先のアドレスかレジスタ15bに格納されてい
る値に書き換えられ、レジスタ16aにはレジスタ16
bの値が格納される。また、記憶装置14aのレジスタ
16b(現在はレジスタ16aにも同し値が格納されて
いる)に示されたアドレスの命令のジャンプ先のアドレ
スをレジスタllaの値に変更する。When the computer 11a is informed that a failure has occurred in the computer 11b, an interrupt is generated and the interrupt processing program runs. The interrupt processing program rewrites the address indicated in the register 16a of the storage device 14a on the computer 11a side to the jump destination address of the instruction or the value stored in the register 15b.
The value of b is stored. Further, the jump destination address of the instruction at the address indicated in the register 16b (currently the same value is stored in the register 16a) of the storage device 14a is changed to the value of the register lla.
以上のようにすることにより、計算機11aでは従来計
算機11aて行っていた処理に加えて、計算機11bで
行っていた処理のプログラムも実行できるようになり、
計算機11bの機能がバックアップされる。By doing the above, the computer 11a can now execute programs for processing that was previously performed by the computer 11b, in addition to the processing that was conventionally performed by the computer 11a.
The functions of the computer 11b are backed up.
一方、計算機11bに故障か発生したことが計算機11
cに伝えられた場合には、同様に割込み処理プログラム
で、計算機11cの記憶装置14Cのレジスタ16bに
示されたアドレスの命令のジャンプ先のアドレスをレジ
スタ15cに格納されている値に書き換え、レジスタ1
5cはレジスタ15bの値に、レジスタ16cに格納さ
れているアドレスの命令のジャンプ先のアドレスをレジ
スタ15b(現在はレジスタ15Cにも同じ値が格納さ
れそいる)の値に変更する。On the other hand, the computer 11b is informed that a failure has occurred in the computer 11b.
If the instruction is sent to register 15c, the interrupt processing program similarly rewrites the jump destination address of the instruction at the address indicated in register 16b of storage device 14C of computer 11c to the value stored in register 15c, and 1
5c changes the jump destination address of the instruction at the address stored in register 16c to the value of register 15b (currently, the same value is likely to be stored in register 15C).
このようにして計算機11bの機能は計算機11Cで実
行できるようになり故障がノ<、ソファ1.プされる。In this way, the functions of the computer 11b can be executed by the computer 11C, so that there is no problem with the sofa 1. is pressed.
また人出口との関係はプログラムに記述されているので
、その対応も正確にノく・ンクア・ツブされる。In addition, since the relationship with the number of people exiting is written in the program, the response can be accurately determined.
以上のように、故障が発生したことかその上位・下位の
どちらの計算機に伝えられるかによって割込みの処理内
容は多少異なるが、どちらの場合もその計算機が故障し
た計算機の機能を実行スピードは落ちるもののバッファ
・ツブすることが可能である。As mentioned above, the processing of an interrupt differs slightly depending on whether the occurrence of a failure is reported to a higher or lower level computer, but in either case, the speed at which the computer executes the functions of the failed computer is reduced. It is possible to buffer things.
以上の実施例によれば、故障が発生した計算機のバック
アップは確実に行われ、しかも複雑なノ(スの切換え機
能が不要であるのでコストが低減され、
また、バックアップを実現する機構が各計算機に分散し
ているので高い信頼性を実現することかできる。According to the above embodiment, backup of a computer in which a failure has occurred is reliably performed, and costs are reduced because a complicated node switching function is not required. High reliability can be achieved because the information is distributed across multiple locations.
第2図に本発明の他の実施例を示す。FIG. 2 shows another embodiment of the invention.
本実施例は前に示した実施例よりもさらにコスト面での
低減を図ったものである。This embodiment is intended to further reduce costs than the previous embodiments.
すなわち、この実施例では、第1図の)1ス構成を図に
示すようなりロスバ一方式にし、記憶装置242〜24
dを一元化して、どの計算機21a〜21dからもアク
セス可能にする。また、各計重機21a〜21dは、ク
ロスバ−を介して入出力装置23a〜23dと接続して
いる。記憶装置24a〜24d全体で1つのメモリ空間
を作る計算機21a〜21d内には、前と同様最小アド
レスと最大アドレスを示すレジスタ25a〜25d12
6a〜26dを設け、それにより各計算機21a〜21
dがどのメモリ空間のプログラムを実行するかが示され
ている。That is, in this embodiment, the 1st path configuration in FIG.
d is unified and made accessible from any of the computers 21a to 21d. Further, each of the weighing machines 21a to 21d is connected to input/output devices 23a to 23d via a crossbar. In the computers 21a to 21d, which make up one memory space with the entire storage devices 24a to 24d, there are registers 25a to 25d12 indicating the minimum address and maximum address as before.
6a to 26d, thereby each computer 21a to 21
It is shown in which memory space the program d executes.
このように構成することにより、通常計算機21aと記
憶装置24aと入出力装置23aのように同じ英記号の
ついた3つ組で各機能を実行している。万一 どれかの
計算機21a〜21dに故障が発生すると、前に述べた
実施例の処理か行われ、計算機21a〜21dと記憶装
置24a〜24d、人出口装置23a〜23dの組合せ
が変えられて故障のバックアップが実現される。With this configuration, each function is executed by a triplet having the same alphabetic symbol, such as the computer 21a, the storage device 24a, and the input/output device 23a. In the unlikely event that a failure occurs in any of the computers 21a-21d, the process of the previously described embodiment is performed, and the combinations of the computers 21a-21d, storage devices 24a-24d, and exit devices 23a-23d are changed. Failure backup is realized.
[発明の効果]
以上のように本発明の故障バックアップ方式によれば、
システムを構成する計算機の一部に故障か発生した場合
の他の計算機によるバックアップか低コストで実現でき
、しかもその機構が各計算機に個別に実現されるので高
信頼性を実現できる。[Effects of the Invention] As described above, according to the failure backup method of the present invention,
If a failure occurs in one of the computers that make up the system, backup using other computers can be realized at low cost, and since this mechanism is implemented individually for each computer, high reliability can be achieved.
第1図は本発明の一実施例による故障バックアップ方式
を示すブロック図、第2図は本発明の他の実施例による
故障バックアップ方式を示すブロック図、第3図は従来
方式による故障バックアップ方式を示すブロック図であ
る。
11a 〜lid、21a 〜21d−・・計算機、1
2・・・信号線、13a 〜13d、23a 〜23d
−・・入出力装置、14a 〜14d、24a 〜24
d・・・記憶装置、15a 〜15d、16a 〜16
d、25a 〜25d、26a 〜26d−・・レジス
タ。
出願人 株式会社 東芝FIG. 1 is a block diagram showing a failure backup method according to an embodiment of the present invention, FIG. 2 is a block diagram showing a failure backup method according to another embodiment of the invention, and FIG. 3 is a block diagram showing a failure backup method according to a conventional method. FIG. 11a ~ lid, 21a ~ 21d-... Calculator, 1
2...Signal line, 13a to 13d, 23a to 23d
---I/O device, 14a to 14d, 24a to 24
d...Storage device, 15a to 15d, 16a to 16
d, 25a to 25d, 26a to 26d--Registers. Applicant: Toshiba Corporation
Claims (1)
憶装置内のプログラムを実行する複数の演算処理装置と
から構成される分散処理システムにおいて、 前記演算処理装置内に前記記憶装置内の実行プログラム
の最小アドレスと最大アドレスを各々格納する2個のレ
ジスタと、該レジスタの値を任意の値に変更するアドレ
ス変更機能とを備え、他方の演算処理装置に発生した故
障信号によって前記アドレス変更機能により前記レジス
タのアドレスを変更し、当該演算処理装置の実行プログ
ラムの範囲を前記故障した演算処理装置の実行プログラ
ムの範囲を含む範囲に変更することを特徴とする故障バ
ックアップ方式。[Scope of Claims] A distributed processing system comprising a storage device that stores a plurality of independent programs and a plurality of arithmetic processing units that execute the programs in the storage device, wherein the storage device is provided in the arithmetic processing unit. It is equipped with two registers that store the minimum and maximum addresses of the execution program in the device, and an address change function that changes the value of the register to an arbitrary value. A failure backup method characterized in that the address of the register is changed by the address change function, and the range of the execution program of the arithmetic processing unit is changed to a range that includes the range of the execution program of the failed arithmetic processing unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2113419A JPH0410137A (en) | 1990-04-27 | 1990-04-27 | Fault backup system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2113419A JPH0410137A (en) | 1990-04-27 | 1990-04-27 | Fault backup system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0410137A true JPH0410137A (en) | 1992-01-14 |
Family
ID=14611774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2113419A Pending JPH0410137A (en) | 1990-04-27 | 1990-04-27 | Fault backup system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0410137A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007113102A (en) * | 2005-10-24 | 2007-05-10 | Ishifuku Metal Ind Co Ltd | Sputtering target material or vapor deposition material and thin film made of Ag-based alloy |
-
1990
- 1990-04-27 JP JP2113419A patent/JPH0410137A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007113102A (en) * | 2005-10-24 | 2007-05-10 | Ishifuku Metal Ind Co Ltd | Sputtering target material or vapor deposition material and thin film made of Ag-based alloy |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568609A (en) | Data processing system with path disconnection and memory access failure recognition | |
| US5832251A (en) | Emulation device | |
| US6865636B1 (en) | Multitasking processor system for monitoring interrupt events | |
| JPH0410137A (en) | Fault backup system | |
| US5574932A (en) | One-chip microcomputer and program development/evaluation system therefor | |
| EP0418030A2 (en) | Improvements in and relating to stable memory circuits | |
| JPS60110001A (en) | Data control method and device for multiplex control device | |
| JPH03219360A (en) | Multiprocessor control system | |
| JPS6239792B2 (en) | ||
| JPH04148363A (en) | Multi-computer system | |
| JPS6314242A (en) | Memory expansion method | |
| JPH0751609Y2 (en) | Failure information storage circuit of programmable controller | |
| JP2640139B2 (en) | Memory card | |
| JPS63278159A (en) | Information processor | |
| JPH0477930A (en) | Microcomputer | |
| JPH06175929A (en) | Duplex main storage device | |
| JPS6411975B2 (en) | ||
| JPS5833974B2 (en) | Multi-computer system startup equipment | |
| JPH0195349A (en) | Input and output device | |
| JPS6161417B2 (en) | ||
| JPH031697A (en) | Memory management circuit for digital trunk | |
| JPH03192445A (en) | virtual computer system | |
| JPS6222149A (en) | Process changeover system | |
| JPS63249244A (en) | Memory control system | |
| JPS62251934A (en) | Controller with debugging function of program stored in rom |