JPH04101446A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JPH04101446A
JPH04101446A JP21978990A JP21978990A JPH04101446A JP H04101446 A JPH04101446 A JP H04101446A JP 21978990 A JP21978990 A JP 21978990A JP 21978990 A JP21978990 A JP 21978990A JP H04101446 A JPH04101446 A JP H04101446A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
lead frame
obtuse angle
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21978990A
Other languages
English (en)
Inventor
Masanori Aida
合田 雅宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP21978990A priority Critical patent/JPH04101446A/ja
Publication of JPH04101446A publication Critical patent/JPH04101446A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の実装方法に関する。
〔発明の概要〕
この発明は、半導体装置の実装方法において、半導体ウ
ェハーから半導体チップを切り出す時に、半導体チップ
の表面と側面が鈍角になるように半導体チップを切り出
し、この半導体チップをダイアタッチ材を介してリード
フレームに取り付け、モールド材で半導体チップとり一
トフレームを被覆することにより、半導体チップの端部
へのモルト材からの応力を低減するようにしたものであ
る。
〔従来の技術〕
従来、第20に示すように、半導体ウェハー1を垂直に
切り出して作った半導体チップ4をダイアタッチ材5を
介して、リードフレーム6に取り付け、モールド材7で
覆うようにした半導体装置の実装方法が知られていた。
〔発明が解決しようとする課題〕
しかし、従来の半導体装置の実装方法は、半導体チップ
の端部が直角なため、半導体チップの表面だけでなく、
側面もモールド材からの応力を受けるため、半導体チッ
プ表面にある素子の特性が劣化するという欠点があった
そこで、この発明は、従来のこのような欠点を解決する
ため、半導体チップの端部のモールド材からの応力を低
減することを目的としている。
〔課題を解決するための手段〕
上記課題を解決するために、この発明は、半導体ウェハ
ーを切り出して半導体チップにする際に、半導体チップ
の表面と側面との角度が鈍角になるように切り出した形
状とし、半導体チップの端部での応力を低減するように
した。
〔作用〕
上記のように構成された半導体装置の実装方法は、半導
体チップの端部が鈍角になるためモールド材からの応力
が低減することができるのである。
〔実施例〕
以下に、この発明の実施例を、図面に基づいて説明する
第1図において、半導体ウェハー1を粘着テープ3に固
定し、ブレード2で切り出す。この際、ブレード2の先
は鋭角になっており、半導体ウェハーの表面と切り出さ
れた面が鈍角になるようにする。この切り出された半導
体チップ4をダイアタツチ材5を介してリードフレーム
6に固着する。
そしてこの半導体デツプ4とリードフレーム6をモール
ド材7で被覆するようにする。
このように、半導体チップ4の表面と側面との角度が鈍
角になっているので、モールド材7からの応力が低減す
ることができる。
〔発明の効果〕
この発明は、以上説明したように、半導体チップの端部
を鈍角にしたことでモールド材からの応力を抑制する効
果がある。
【図面の簡単な説明】
第1図(al、 (b)は、この発明にかかる半導体装
置の実装方法の縦断面ば、第2図Fa1.’ (b)は
、従来の半導体装置の実装方法の縦断面図である。 1・ ・半導体ウェハ 2・・・プレート 3 ・・粘着テープ 4・・・半導体チップ 5・・・ダイアタッチ祠 リードフレーム 7・・・モールド材 以上 出願人 セイコー電子工業株式会社 代理人 弁理士  林 敬 之 助

Claims (2)

    【特許請求の範囲】
  1. (1)半導体ウェハーを切り出して半導体チップにする
    工程において、前記半導体チップの表面と側面の角度が
    鈍角になるように切り出したことを特徴とする半導体装
    置の実装方法。
  2. (2)前記半導体チップをダイアタッチ材を介してリー
    ドフレームに取り付け、前記半導体チップと前記リード
    フレームを全部覆うようにモールド材を被覆した請求項
    1記載の半導体装置の実装方法。
JP21978990A 1990-08-21 1990-08-21 半導体装置の実装方法 Pending JPH04101446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21978990A JPH04101446A (ja) 1990-08-21 1990-08-21 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21978990A JPH04101446A (ja) 1990-08-21 1990-08-21 半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JPH04101446A true JPH04101446A (ja) 1992-04-02

Family

ID=16741046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21978990A Pending JPH04101446A (ja) 1990-08-21 1990-08-21 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JPH04101446A (ja)

Similar Documents

Publication Publication Date Title
WO2004093128A3 (en) Lead frame structure with aperture or groove for flip chip in a leaded molded package
WO2004073031A3 (en) Alternative flip chip in leaded molded package design and method for manufacture
JP2002064114A (ja) 半導体装置及びその製造方法
JPH04101446A (ja) 半導体装置の実装方法
JPH08318328A (ja) リード切断用金型
JPH0831773A (ja) 半導体装置とダイシングブレードおよびこれを用いたダイシング方法
JPH071800Y2 (ja) 半導体装置
JPH05190748A (ja) 電子部品の実装パッケージ製造方法
JPH0297048A (ja) リードフレーム
JPH02302068A (ja) トランスファーモールド型混成集積回路
JPH11226663A (ja) 樹脂封止型半導体装置用打ち抜き金型
JPH04219961A (ja) 半導体装置の製造装置
JPS6035549A (ja) 切断成形機
JPH08124950A (ja) 半導体装置の製造方法
JPS6362296B2 (ja)
JPH02240955A (ja) 半導体装置用リードフレーム
KR0152953B1 (ko) 반도체 패키지용 리드프레임
JPH0464256A (ja) 半導体装置の製造方法
JP2609830B2 (ja) 樹脂封止型半導体装置用リードフレーム
JPS6154259B2 (ja)
JPH0493057A (ja) 電子部品用リードフレーム及びこれを用いた電子部品の製造方法
JPH08107169A (ja) 樹脂封止型半導体装置の分離方法
JPS6386531A (ja) 半導体装置
JPH03283456A (ja) 半導体装置
JPH02263459A (ja) 半導体装置