JPH04101577A - クロック信号再生回路 - Google Patents
クロック信号再生回路Info
- Publication number
- JPH04101577A JPH04101577A JP2218053A JP21805390A JPH04101577A JP H04101577 A JPH04101577 A JP H04101577A JP 2218053 A JP2218053 A JP 2218053A JP 21805390 A JP21805390 A JP 21805390A JP H04101577 A JPH04101577 A JP H04101577A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- phase
- clock signal
- noise reduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は映像信号のデジタル信号処理に必要なタロツ
ク信号と水平同期信号の再生技術に関するものである。
ク信号と水平同期信号の再生技術に関するものである。
（発明の概要）
この発明は入力映像信号からその水平同期周波数に位相
同期したクロック信号と水平同期信号とを再生するクロ
ック信号再生回路に関するもので、同期分離回路と、係
数器と加算器と可変遅延線とを備えるノイズリデュース
回路と、位相比較器とループフィルタと電圧制御発振器
と分周器とを備える位相ロックループ回路とで構成され
、さらにノイズリデュース回路の可変遅延線の遅延量が
位相ロックループ回路の再生クロック信号で制御されて
いる。
同期したクロック信号と水平同期信号とを再生するクロ
ック信号再生回路に関するもので、同期分離回路と、係
数器と加算器と可変遅延線とを備えるノイズリデュース
回路と、位相比較器とループフィルタと電圧制御発振器
と分周器とを備える位相ロックループ回路とで構成され
、さらにノイズリデュース回路の可変遅延線の遅延量が
位相ロックループ回路の再生クロック信号で制御されて
いる。
か＼る構成をとることにより信号対雑音比か低い場合で
も、安定にクロック信号と水平同期信号とを再生してい
る。
も、安定にクロック信号と水平同期信号とを再生してい
る。
（従来の技術）
入力映像信号からクロック信号と水平同期信号を再生す
る従来技術には、日本放送出版協会“やさしいデジタル
ビデオ技術”、榎並和雅著、７５頁などに記載されてい
るように位相ロックループ回路を用いる方法がある。し
かしこの回路は雑音に弱いという欠点があった。また、
同期信号の再生技術としては、日本放送出版協会“ＮＨ
Ｋカラーテレビ教科書上”、１４９頁−などに各種の同
期信号再生技術か掲載されている。しかし、いずれも映
像信号に位相同期したクロック信号及び水平同期信号を
、ＳＮ比が低い信号から再生することには困難性があっ
た。
る従来技術には、日本放送出版協会“やさしいデジタル
ビデオ技術”、榎並和雅著、７５頁などに記載されてい
るように位相ロックループ回路を用いる方法がある。し
かしこの回路は雑音に弱いという欠点があった。また、
同期信号の再生技術としては、日本放送出版協会“ＮＨ
Ｋカラーテレビ教科書上”、１４９頁−などに各種の同
期信号再生技術か掲載されている。しかし、いずれも映
像信号に位相同期したクロック信号及び水平同期信号を
、ＳＮ比が低い信号から再生することには困難性があっ
た。
一方、雑音低減技術としては、日本放送出版協会、放送
技術双書、第８巻“放送におけるデジタル技術”、１８
３頁−などに掲載されているノイズリデュース回路かあ
る。
技術双書、第８巻“放送におけるデジタル技術”、１８
３頁−などに掲載されているノイズリデュース回路かあ
る。
（発明が解決しようとする課題）
従来の技術の項でも述べたごとく、従来のクロック信号
再生回路は、雑音を含む映像信号からその水平同期周波
数に位相同期したクロック信号と水平同期信号とを安定
に再生できないという問題点があった。
再生回路は、雑音を含む映像信号からその水平同期周波
数に位相同期したクロック信号と水平同期信号とを安定
に再生できないという問題点があった。
そこで本発明の目的は、前述の問題点を解決し、従来の
位相ロックループ技術とノイズリデュース技術の巧みな
組合せにより、雑音を含む映像信号からその水平同期周
波数に位相同期したクロック信号と水平同期信号を安定
に再生できるクロック信号再生回路を提供せんとするも
のである。
位相ロックループ技術とノイズリデュース技術の巧みな
組合せにより、雑音を含む映像信号からその水平同期周
波数に位相同期したクロック信号と水平同期信号を安定
に再生できるクロック信号再生回路を提供せんとするも
のである。
（課題を解決するための手段）
この目的を達成するため、本発明クロック信号再生回路
は、映像信号からデジタル信号処理に必要な前記映像信
号の水平同期周波数に位相同期したクロック信号を再生
する回路において、当該再生する回路が前記映像信号の
水平同期信号を分離する同期分離回路と、係数器と加算
器と可変遅延線とで構成されたノイズリデュース回路と
、位相比較器とループフィルタと電圧制御発振器と分周
器とで構成された位相ロックループ回路とを具備し、前
記ノイズリデュース回路の可変遅延線の遅延量を前記位
相ロックループ回路の再生クロック信号で制御すること
を特徴とするものである。
は、映像信号からデジタル信号処理に必要な前記映像信
号の水平同期周波数に位相同期したクロック信号を再生
する回路において、当該再生する回路が前記映像信号の
水平同期信号を分離する同期分離回路と、係数器と加算
器と可変遅延線とで構成されたノイズリデュース回路と
、位相比較器とループフィルタと電圧制御発振器と分周
器とで構成された位相ロックループ回路とを具備し、前
記ノイズリデュース回路の可変遅延線の遅延量を前記位
相ロックループ回路の再生クロック信号で制御すること
を特徴とするものである。
（作 用）
本発明再生回路によれば、位相同期の役目を果たす位相
ロックループ回路部分とノイズ削減の役目を果たすノイ
ズリデュース回路部分とが巧みに組合わされて、位相ロ
ックループ部分に映像信号が入力される前にノイズリデ
ュース部分でノイズか削減され、しかもノイズリデュー
ス部分の遅延線の遅延量か再生クロック信号により制御
されて正確な遅延量が常時確立されていて、ノイズリデ
ュース回路の効率を上げているので、雑音を含む映像信
号からその水平同期周波数に位相同期したクロック信号
と水平同期信号とを安定に再生することかできる。
ロックループ回路部分とノイズ削減の役目を果たすノイ
ズリデュース回路部分とが巧みに組合わされて、位相ロ
ックループ部分に映像信号が入力される前にノイズリデ
ュース部分でノイズか削減され、しかもノイズリデュー
ス部分の遅延線の遅延量か再生クロック信号により制御
されて正確な遅延量が常時確立されていて、ノイズリデ
ュース回路の効率を上げているので、雑音を含む映像信
号からその水平同期周波数に位相同期したクロック信号
と水平同期信号とを安定に再生することかできる。
（実施例）
以下添付図面を参照し実施例により本発明の詳細な説明
する。
する。
第１図に本発明クロック信号再生回路のこれに限定され
ない実施例構成ブロック線図を示す。同期分離回路ｌで
入力映像信号から同期信号を分離する。糸数器４、加算
器５、係数器６および可変遅延線７で構成される積分回
路すなわちノイズリデュース回路を用いて水平同期信号
の雑音を抑圧する。こ５て、可変遅延線７の遅延時間は
位相ロックループ回路３の電圧制御発振器１０の出力再
生クロック信号を分周器１２で分周し、加算器５の入力
で加算される２つの信号か１走査線時間差を持つように
制御する。さらにこの時可変遅延線７の遅延量は再生ク
ロック信号によってもクロック時間単位で制御されその
精度が確保される。こ−でノイズリデュース回路のＳＮ
比改善率はｌＤＡｏｇ ［（１＋ｋ） ／ （１−ｋ）
］ ＣｄＢ’に但しＯ＜ｋ＜１ で与えられる。
ない実施例構成ブロック線図を示す。同期分離回路ｌで
入力映像信号から同期信号を分離する。糸数器４、加算
器５、係数器６および可変遅延線７で構成される積分回
路すなわちノイズリデュース回路を用いて水平同期信号
の雑音を抑圧する。こ５て、可変遅延線７の遅延時間は
位相ロックループ回路３の電圧制御発振器１０の出力再
生クロック信号を分周器１２で分周し、加算器５の入力
で加算される２つの信号か１走査線時間差を持つように
制御する。さらにこの時可変遅延線７の遅延量は再生ク
ロック信号によってもクロック時間単位で制御されその
精度が確保される。こ−でノイズリデュース回路のＳＮ
比改善率はｌＤＡｏｇ ［（１＋ｋ） ／ （１−ｋ）
］ ＣｄＢ’に但しＯ＜ｋ＜１ で与えられる。
位相比較器８、ループフィルタ９、電圧制御発振器１０
、分周器１１を用いて位相ロックループ回路を構成し、
雑音抑圧された水平同期信号に位相同期したクロック信
号と水平同期信号とを取出す。
、分周器１１を用いて位相ロックループ回路を構成し、
雑音抑圧された水平同期信号に位相同期したクロック信
号と水平同期信号とを取出す。
こ＼でこのループフィルタにはラグフィルタやラグリー
ドフィルタなどが使用される。
ドフィルタなどが使用される。
ところで、ノイズリデュース回路の係数ｋを限りなくｌ
に近づけることでＳＮ比は改善できるか入力に信号が入
ってから出力信号が確立するまでに時間を要するように
なる。従って本発明クロック信号再生回路の位相ロック
ループ回路か位相口ツクを効率よく達成するためには、
位相ロックループ回路のロックイン時間をノイズリデュ
ース回路の積分に要する時間より遅く設定する必要かあ
る。
に近づけることでＳＮ比は改善できるか入力に信号が入
ってから出力信号が確立するまでに時間を要するように
なる。従って本発明クロック信号再生回路の位相ロック
ループ回路か位相口ツクを効率よく達成するためには、
位相ロックループ回路のロックイン時間をノイズリデュ
ース回路の積分に要する時間より遅く設定する必要かあ
る。
第２図にＮＴＳＣ信号を入力とする場合の本発明の実施
例構成図を示す。た＼゛シ同期分離回路は省略しである
し、第１図示構成要素と同一の構成要素には同一の参照
番号か付しである。この構成例では入力ＮＴＳＣ信号か
ら分離した水平同期信号（ｆ Ｈ＃１５．７３４ ＫＨ
ｚ）を入力する。水平同期信号は１クロツク遅延するレ
ジスタＺ−’２１を介した後、乗算器２５を用いて信号
に係数（１−ｋ）を乗算することで減衰させ、さらにレ
ジスタＺ−’２２を介した後加算器５の一方の入力へ入
力する。加算器５の出力はレジスタＺ−’２３および可
変遅延線２９０８７を介し、乗算器２６でに倍に減衰さ
せた後レジスタＺ−’２４を介して加算器５の他方の入
力へ入力する。レジスタＺ−’２３の出力はノイズが抑
制された水平同期信号となっており、これを位相比較器
８の一方の入力に入力する。位相ロックループ回路３の
電圧制御発振器１０ではＮ Ｔ Ｓ Ｃ信号の色副搬送
波の４倍のクロック信号ｆ。＃ １４．３１８１８ＭＨ
ｚを発生させる。分周器■１では１／９１０に分周しこ
れを位相比較器８の他方の入力に入力し、レジスタＺ−
’２３の出力との位相比較を行ない位相誤差を検出する
。検出された位相誤差を使用してループフィルタ９を介
した後電圧制御発振器１０の出力周波数を制御する。
例構成図を示す。た＼゛シ同期分離回路は省略しである
し、第１図示構成要素と同一の構成要素には同一の参照
番号か付しである。この構成例では入力ＮＴＳＣ信号か
ら分離した水平同期信号（ｆ Ｈ＃１５．７３４ ＫＨ
ｚ）を入力する。水平同期信号は１クロツク遅延するレ
ジスタＺ−’２１を介した後、乗算器２５を用いて信号
に係数（１−ｋ）を乗算することで減衰させ、さらにレ
ジスタＺ−’２２を介した後加算器５の一方の入力へ入
力する。加算器５の出力はレジスタＺ−’２３および可
変遅延線２９０８７を介し、乗算器２６でに倍に減衰さ
せた後レジスタＺ−’２４を介して加算器５の他方の入
力へ入力する。レジスタＺ−’２３の出力はノイズが抑
制された水平同期信号となっており、これを位相比較器
８の一方の入力に入力する。位相ロックループ回路３の
電圧制御発振器１０ではＮ Ｔ Ｓ Ｃ信号の色副搬送
波の４倍のクロック信号ｆ。＃ １４．３１８１８ＭＨ
ｚを発生させる。分周器■１では１／９１０に分周しこ
れを位相比較器８の他方の入力に入力し、レジスタＺ−
’２３の出力との位相比較を行ない位相誤差を検出する
。検出された位相誤差を使用してループフィルタ９を介
した後電圧制御発振器１０の出力周波数を制御する。
一方再生クロック信号はさらに分周器ｊ２でＬ／９０８
に分周され、可変遅延線７の遅延量制御信号となりその
遅延量を制御する。こ＼で可変遅延線７にはＦＩＦＯメ
モリなと、パルスの周期で遅延量を可変できるものを用
いる。レジスタＺ−’２１から２４、可変遅延線７、分
周器１１、Ｉ２用のクロック信号には、電圧制御発振器
１０の出力の再生クロック信号を帰還して用いる。
に分周され、可変遅延線７の遅延量制御信号となりその
遅延量を制御する。こ＼で可変遅延線７にはＦＩＦＯメ
モリなと、パルスの周期で遅延量を可変できるものを用
いる。レジスタＺ−’２１から２４、可変遅延線７、分
周器１１、Ｉ２用のクロック信号には、電圧制御発振器
１０の出力の再生クロック信号を帰還して用いる。
以上本発明の実施例につき説明してきたが本発明はこれ
に限定されることはなく、特許請求の範囲内で各種の変
形変更の可能なことは自明である。
に限定されることはなく、特許請求の範囲内で各種の変
形変更の可能なことは自明である。
（発明の効果）
以上詳細に説明してきたように本発明クロック信号再生
回路によれば、雑音を含んだ映像信号からもその水平同
期周波数に位相同期したクロック信号と水平同期信号と
を安定に再生することかできる。
回路によれば、雑音を含んだ映像信号からもその水平同
期周波数に位相同期したクロック信号と水平同期信号と
を安定に再生することかできる。
第１図は本発明に係る実施例構成のフロック線図を示し
、 第２図は入力映像信号かＮＴＳＣ信号の場合の実施例構
成のブロック線図を示す。 １・・・同期分離回路 ゛ ２・・・ノイズリデュース回路 ３・・・位相ロックループ回路
、 第２図は入力映像信号かＮＴＳＣ信号の場合の実施例構
成のブロック線図を示す。 １・・・同期分離回路 ゛ ２・・・ノイズリデュース回路 ３・・・位相ロックループ回路
Claims (1)
- １、映像信号からデジタル信号処理に必要な前記映像信
号の水平同期周波数に位相同期したクロック信号を再生
する回路において、当該再生する回路が前記映像信号の
水平同期信号を分離する同期分離回路と、係数器と加算
器と可変遅延線とで構成されたノイズリデュース回路と
、位相比較器とループフィルタと電圧制御発振器と分周
器とで構成された位相ロックループ回路とを具備し、前
記ノイズリデュース回路の可変遅延線の遅延量を前記位
相ロックループ回路の再生クロック信号で制御すること
を特徴とするクロック信号再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2218053A JPH04101577A (ja) | 1990-08-21 | 1990-08-21 | クロック信号再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2218053A JPH04101577A (ja) | 1990-08-21 | 1990-08-21 | クロック信号再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04101577A true JPH04101577A (ja) | 1992-04-03 |
Family
ID=16713918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2218053A Pending JPH04101577A (ja) | 1990-08-21 | 1990-08-21 | クロック信号再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04101577A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8648978B2 (en) | 2011-03-31 | 2014-02-11 | Kabushiki Kaisha Toshiba | Television and electronic apparatus |
-
1990
- 1990-08-21 JP JP2218053A patent/JPH04101577A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8648978B2 (en) | 2011-03-31 | 2014-02-11 | Kabushiki Kaisha Toshiba | Television and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04101577A (ja) | クロック信号再生回路 | |
| JPS62102636A (ja) | クロツク再生回路 | |
| CN100525472C (zh) | 磁带录像机信号处理电路 | |
| JPH01120193A (ja) | 搬送色信号の周波数低域変換装置 | |
| KR0138345B1 (ko) | 디지탈 자동주파수조정(afc) 방법 및 장치 | |
| JPH01238395A (ja) | カラーテレビジョン信号復号化回路 | |
| JP3151114B2 (ja) | 映像信号処理装置 | |
| JPS6388970A (ja) | 巡回型雑音低減装置 | |
| JP2947084B2 (ja) | 雑音低減回路 | |
| JPH0292081A (ja) | テレビジョン受像機 | |
| JPH07107494A (ja) | オーディオサンプリングクロック発生装置 | |
| JPS61189081A (ja) | 画像メモリ装置 | |
| JPH07274208A (ja) | 時間軸補正回路 | |
| JPH07226860A (ja) | Ｐｌｌ回路 | |
| JPH09215005A (ja) | 標本化信号処理装置 | |
| JPH06181582A (ja) | 時間軸補正装置 | |
| JPH01164191A (ja) | タイムベースコレクタ | |
| JPH0993502A (ja) | メモリ制御回路 | |
| JPS6359184A (ja) | 映像信号記録再生装置 | |
| JPH04154389A (ja) | 映像信号再生装置 | |
| JPH09154152A (ja) | サンプリングクロック再生回路 | |
| JPS6374391A (ja) | カラ−映像信号の記録装置 | |
| JPH0340684A (ja) | 時間軸補正装置の書き込みクロック発生装置 | |
| JPS62140572A (ja) | 映像信号再生装置 | |
| JPH01302976A (ja) | デジタル信号挿入装置 |