JPH09154152A - サンプリングクロック再生回路 - Google Patents

Abstract

(57)【要約】 【構成】 Ａ／Ｄ変換器２２においてディジタル変換さ
れたバ−スト信号は、サンプル回路２８および帯域消去
フィルタ（ＢＥＦ）３０に与えられる。サンプル回路２
８は、副搬送波周波数またはその周波数を所定量移相さ
せた周期でバ−スト信号をサンプングする。サンプル回
路２８においてサンプリングしたサンプルデータ（Ｓ
Ｉ）と、ペデスタルデ−タ発生回路３４からの基準のペ
デスタルデ−タ（ＲＥＦ）とが、比較器３２において比
較される。両デ−タに位相差がある場合のバースト期間
中にのみ、比較器３２からは、ハイレベルまたはロ−レ
ベルの信号がローパスフィルタ４８に対して出力され
る。ローパスフィルタ４８のコンデンサは、このハイレ
ベルまたはロ−レベルの信号に応じて充電または放電さ
れ、それによって電圧制御発振器２４の発振周波数を制
御する。 【効果】 簡単な回路構成で基準周波数信号に対して固
定された位相関係にあるクロック信号を発生し得る。ま
た、量子化位相誤差が軽減できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はサンプリングクロック
再生回路に関し、特にたとえば、ＶＴＲやＴＶ受像機等
においてカラ−ビデオ信号をＡ／Ｄ変換するためのサン
プリングクロックを発生する、サンプリングクロック再
生回路に関する。

【０００２】

【従来の技術】複合カラ−ビデオ信号をそのカラ−バ−
スト信号に同期させてサンプリングするために、従来、
いわゆるバ−ストＰＬＬ（位相同期ル−プ）を構成し、
そのＰＬＬの出力からサンプリングクロックを得るよう
にしていた。すなわち、図５を参照して、入力された複
合カラービデオ信号は、折り返しノイズ除去のためのロ
ーパスフィルタ１およびペデスタルクランプ（直流再
生）回路２を通してＡ／Ｄ変換器３に与えられ、ＰＬＬ
４で作られた４Ｆｓｃ（副搬送波の４倍の周波数）のサ
ンプリングクロックに基づいて、Ａ／Ｄ変換される。

【０００３】ＰＬＬ４において、複合カラービデオ信号
はバンドパスフィルタ４ａに与えられ、Ｙ／Ｃ分離され
る。バンドパスフィルタ４ａからの色信号成分（バース
ト信号）は、位相比較器４ｂに与えられる。複合カラー
ビデオ信号は、また、同期分離回路４ｃに与えられる。
同期分離回路４ｃから出力される水平同期信号に基づい
てバーストゲートパルス発生回路４ｄがバーストゲート
パルスを作成し、このバーストゲートパルスによって位
相比較器４ｂが能動化される。したがって、位相比較器
４ｂは、バーストゲートパルス期間中、４Ｆｓｃの発振
周波数の電圧制御発振器（ＶＣＯ）４ｅの発振信号を１
／Ｎ（たとえば１／４）分周する分周回路４ｆの出力と
上述のバースト信号との位相を比較する。位相比較器４
ｂの出力がロ−パスフィルタ４ｇを介して、電圧制御発
振器４ｆに与えられる。このようにして、バーストＰＬ
Ｌ４が構成される。

【０００４】そして、Ａ／Ｄ変換器３の出力はディジタ
ル信号プロセサ（ＤＳＰ）５において、３次元Ｙ／Ｃ分
離回路５ａ等によって処理された後、Ｄ／Ａ変換器６ａ
および６ｂに与えられ、再びアナログ輝度信号およびア
ナログ色信号に変換される。Ｄ／Ａ変換器６ａおよび６
ｂの出力がさらに復調回路（図示せず）に与えられ、ア
ナログ信号処理によって復調される。

【０００５】図５に示す従来技術では、バンドパスフィ
ルタ４ａやペデスタルクランプ回路２等の温度ドリフト
等の影響によりＡ／Ｄ変換器３に与えられるサンプリン
グクロックとバースト信号との間に不確定な位相誤差を
生じることがあった。そのため、ディジタル信号処理に
よる色復調がうまく行えず、図５に示すように、Ｄ／Ａ
変換器６ｂでアナログ色信号に変換した後に色復調を行
っていたため、回路構成が複雑となるとともに、信号処
理効率が悪いといった欠点があった。

【０００６】サンプリングクロックとバースト信号との
間に不確定な位相誤差を生じるという図５従来技術の欠
点は図６の従来技術によって解消することができる。図
６の従来技術では、ＤＳＰ５に位相比較器７および移相
器８を設け、Ａ／Ｄ変換器３によってディジタル信号に
変換されたバースト信号（バーストデータ）と電圧制御
発振器４ｅからのサンプリングクロックとの位相誤差を
位相比較器７で検出し、その位相誤差に従って電圧制御
発振器４ｅからのサンプリングクロックの位相を移相器
８によって変化させて３次元Ｙ／Ｃ分離回路５ａに与え
るようにしている。

【０００７】

【発明が解決しようとする課題】しかし、図６の従来技
術においては、ノイズの影響を除去するために、たとえ
ば１フィ−ルド中のバ−ストデ−タを平均化する必要が
あり、そのために、多くのバ−ストデ−タを蓄積する大
容量のメモリが必要であった。また、量子化ビット数が
不十分である場合、静位相誤差つまり量子化誤差による
制御位相誤差が大きくなるといった欠点があった。

【０００８】それゆえに、この発明の主たる目的は、簡
単な回路構成でディジタル化バ−スト信号に同期したク
ロック信号を得ることができ、かつ、量子化位相誤差を
可及的に抑制し得る、サンプリングクロック再生回路を
提供することである。

【０００９】

【課題を解決するための手段】この発明は、制御信号に
よってその発振周波数が変化される可変周波数発振器、
可変周波数発振器からの発振信号を所定量移相させる移
相手段、移相手段からの出力と発振信号とを一定周期で
切り換えて出力する切換手段、切換手段からの出力信号
に基づいてテレビジョン信号の少なくとも間欠的な基準
周波数信号をＡ／Ｄ変換するＡ／Ｄ変換器、Ａ／Ｄ変換
器からの出力を切換手段で選択された信号でサンプリン
グしてサンプルデ−タを出力するサンプリング手段、少
なくとも比較期間において一定レベルである比較信号デ
−タを発生する比較信号デ−タ発生手段、サンプルデ−
タと比較信号デ−タとを比較する比較手段、および比較
手段の出力に基づいて制御信号を基準周波数信号期間中
に可変周波数発振器に与える制御信号発生手段を備え
る、サンプリングクロック再生回路である。

【００１０】

【作用】移相手段において、可変周波数発振器からの発
振信号の位相が所定量移相される。Ａ／Ｄ変換器は、切
換手段からの出力信号でテレビジョン信号の間欠的な基
準周波数信号（バ−スト信号）をＡ／Ｄ変換し、バ−ス
トデ−タを出力する。バ−ストデ−タは、サンプリング
手段によって、切換手段によって選択された信号でサン
プリングされる。つまりディジタル変換されたビデオデ
−タは、基準周波数すなわち副搬送波周波数（Ｆ_SC）ま
たは移相手段からの出力信号の周期（Ｆ′ _SC）でサンプ
リングされる。すなわち、切換手段は、可変周波数発振
器からの発振信号（Ｆ_SC）と移相手段からの出力信号
（Ｆ′_SC）とを一定周期、たとえば１ライン毎に切り換
える。

【００１１】比較手段において、サンプリング手段から
のサンプルデ−タ（ＳＩ）とペデスタルデ−タ発生手段
（比較信号デ−タ出力手段）からの基準のペデスタルデ
−タ（ＲＥＦ）とが比較される。比較手段はペデスタル
デ−タ（ＲＥＦ）がサンプルデ−タ（ＳＩ）に比べて大
きい（進相している）場合には、たとえばハイレベル信
号を出力し、このハイレベル信号はたとえば、アナログ
ロ−パスフィルタを含む制御電圧発生手段によって、制
御信号として、可変周波数発振器に与えられる。具体的
には、ハイレベル信号によってロ−パスフィルタのコン
デンサが充電され、可変周波数発振器の発振周波数を小
さくする制御信号が出力される。

【００１２】一方、ペデスタルデ−タ（ＲＥＦ）がサン
プルデ−タ（ＳＩ）に対して小さい（遅相している）場
合には、比較手段からは、たとえばロ−レベル信号が出
力され、上述のロ−パスフィルタのコンデンサが放電さ
れる。これにより、ロ−パスフィルタからは可変周波数
発振器の発振周波数を大きくする制御信号が出力され
る。

【００１３】

【発明の効果】この発明によれば、簡単な回路構成でデ
ィジタル化された基準周波数信号に対して固定された位
相関係にあるクロック信号を発生することができる。さ
らに量子化位相誤差が軽減できる。この発明の上述の目
的，その他の目的，特徴および利点は、図面を参照して
行う以下の実施例の詳細な説明から一層明らかとなろ
う。

【００１４】

【実施例】図１を参照して、この実施例のサンプリング
クロック再生回路１０はＰＬＬ１２およびＤＳＰ１４を
含む。入力端子１６から入力された複合カラービデオ信
号はロ−パスフィルタ１８に与えられ、そこにおいてア
ナログ信号をディジタル変換する際に生じる折り返し歪
みを防止するために、サンプリング周波数の半分（ナイ
キスト周波数）よりも高い周波数のビデオ信号が除去さ
れる。つまり、ロ−パスフィルタ１８はＹ／Ｃ分離回路
に相当し、ロ−パスフィルタ１８からは入力映像信号の
輝度信号成分が出力され、クランプ回路２０に与えられ
る。

【００１５】クランプ回路２０は、ペデスタルレベルで
クランプするいわゆるペデスタルクランプであって、入
力ビデオ信号の黒レベルが調整される。ペデスタルレベ
ルが一定に整えられたビデオ信号（輝度信号）は、Ａ／
Ｄ変換器２２に与えられ、そこにおいて、ＰＬＬ１２に
含まれる電圧制御発振器２４からの発振信号（４
Ｆ_SC）、または、その発振信号を移相器２５で所定量だ
け移相させた信号に基づいて、ディジタル変換される。

【００１６】ディジタル変換されたビデオ信号（ビデオ
デ−タ）は、ＤＳＰ１４に含まれる３次元Ｙ／Ｃ分離回
路２６に与えられるとともに、同じＤＳＰ１４内のサン
プル回路２８および帯域消去フィルタ（ＢＥＦ）３０に
与えられる。３次元Ｙ／Ｃ分離回路２６において、ビデ
オデ−タは電圧制御発振器２４（移相器２５）からのク
ロック信号（４Ｆ_SC＝１４．３ＭＨｚ）に従ってＹ／Ｃ
分離される。Ｙ／Ｃ分離回路２６からの輝度信号（Ｙ）
および色信号（Ｃ）は、Ｄ／Ａ変換器３１ａおよび３１
ｂに与えられ、アナログ変換される。

【００１７】サンプル回路２８に入力されたディジタル
ビデオ信号は、副搬送波周波数（Ｆ _SC）、または、この
副搬送波周波数を移相器２５で所定量移相させた信号
（Ｆ′ _SC）でサンプリングされる。サンプル回路２８か
らは、比較器３２に対して、サンプルデータ（ＳＩ）が
出力される。この移相器２５は、量子化位相誤差の範囲
内で決定された固定の移相量をもつ。そして、比較器３
２において、このサンプルデータ（ＳＩ）と、ペデスタ
ルデ−タ発生回路３４から出力される基準のペデスタル
デ−タ（ＲＥＦ）とが比較される。

【００１８】ペデスタルデ−タ（ＲＥＦ）は、ペデスタ
ルデ−タ発生回路３４のＲＯＭに予め設定された固定
（基準）のデ−タであって、比較器３２および３６に与
えられる。比較器３６には、このペデスタルデ−タ（Ｒ
ＥＦ）の他に、帯域消去フィルタ（ＢＥＦ）３０からの
輝度信号デ−タが入力され、これら２つのデ−タが比較
される。そして、比較器３６からは、輝度信号デ−タと
基準のペデスタルデ−タ（ＲＥＦ）との差分に応答した
信号が出力される。

【００１９】なお、サンプル回路２８からのサンプルデ
ータ（ＳＩ）と比較するための比較信号データとして、
上述のペデスタルデータ（ＲＥＦ）に限らず、たとえば
サンプル回路２８とは別にＤＳＰ１４内にサンプル回路
（図示せず）を設け、このサンプル回路において、副搬
送波周期（Ｆ_SC）とは１８０°位相の異なる周期でビデ
オデータをサンプリングし、そのサンプルデータとサン
プル回路２８からのサンプルデータ（ＳＩ）とを比較す
るようにしてもよい。

【００２０】比較器３６からの信号は帰還回路３８に与
えられ、バ−スト期間に限り、比較器３６からの出力が
クランプ回路２０に与えられる。つまり、帰還回路３８
は、バ−ストゲ−トパルス発生回路４６からのバ−スト
ゲ−トパルス（ＢＧＰ）と比較器３６からの信号の反転
を入力とするＡＮＤゲ−ト４０ａと、ＡＮＤゲ−ト４０
ａの出力で３状態が切り換えられる３状態スイッチ４２
ａを含み、輝度信号デ−タと基準のペデスタルデ−タ
（ＲＥＦ）との間に差が生じたときのバ−スト期間に限
り、３状態スイッチ４２ａは導通状態となる。そして、
比較器３６からの出力信号がクランプ回路２０に負帰還
される。

【００２１】より詳しく説明すると、比較器３６におい
て、帯域消去フィルタ３０からの輝度信号デ−タとペデ
スタルデ−タ（ＲＥＦ）が比較され、両デ−タ間に差
（電圧差）を生じた場合には、比較器３６はその差分に
応答した、たとえばハイレベルまたはロ−レベルの信号
を出力する。この信号は３状態スイッチ４２ａを介し
て、クランプ回路２０に与えられる。この信号によっ
て、クランプ回路２０のコンデンサは充電または放電さ
れる。すなわち、クランプ回路２０は、図１に示すよう
に、コンデンサを含み、このような負帰還によりクラン
プ回路２０のクランプレベルが変化する。したがって、
Ａ／Ｄ変換後のビデオデ−タのペデスタルデ−タは、基
準のペデスタルデ−タ（ＲＥＦ）に固定化される。この
ように、ディジタル変換後のペデスタルレベルを正確に
設定できるため、クロック発生回路の大部分をディジタ
ル化でき、サンプリングクロックの再生位相が厳密に設
定できる。

【００２２】また、帯域消去フィルタ３０で処理された
輝度信号デ−タは、同期分離回路４４に与えられる。同
期分離回路４４からの水平同期信号に基づいて、バ−ス
トゲ−トパルス発生回路４６がバ−ストゲ−トパルスを
生成する。つまり、バーストゲートパルス発生回路４６
は、水平同期信号からの時間をカウントするカウンタ
（図示せず）と、このカウンタからの出力をデコ−ドす
るデコ−ダ（図示せず）とを含む。

【００２３】同期分離回路４４からの水平同期信号は分
周回路４５に与えられ、そこにおいてたとえば１／２に
分周され、イネ−ブル信号（Ｅ）として移相器２５に入
力される。それにより移相器２５からは、先に述べたよ
うに、電圧制御発振器２４からのクロック信号（４
Ｆ_SC）と、そのクロック信号を所定量移相させた信号
（４Ｆ′_SC）とが出力される。

【００２４】つまり、図２を参照して、移相器２５に入
力された４Ｆ_SCのクロック信号は、たとえばＮ（偶数
段）個のインバ−タによって移相される。また、図２に
示すように、Ｎ／２個のインバータによって移相された
クロック信号は、基準クロック信号として、３次元Ｙ／
Ｃ分離回路２６およびＤ／Ａ変換器３１ａおよび３１ｂ
に与えられる。移相された信号（４Ｆ′_SC）とスルーさ
せた信号（４Ｆ_SC）とが、切換スイッチ２７において、
分周回路４５からの出力信号（Ｅ）に従って、一定周
期、たとえば１ライン毎に交互に切り換えられる。切換
スイッチ２７によって選択された信号は、Ａ／Ｄ変換器
２２に与えられ、その信号に基づいてビデオ信号がディ
ジタル変換される。切換スイッチ２７からの信号は、ま
た、分周回路２９で１／４に分周された後、サンプル回
路２８に与えられ、ビデオデ−タがサンプリングされ
る。

【００２５】また、図３を参照して、図３（Ａ）は、振
幅方向のデ−タが４ビット、かつ、サンプリングクロッ
ク（Ｆ_SC）が十分に大きい場合のＡ／Ｄ変換後のバ−ス
トデ−タを示す。また、バ−ストデ−タは、図３（Ｂ）
の“α”に示す量子化位相誤差を含み、この量子化位相
誤差（α）は、一般に、振幅方向のデ−タ（ビット数）
が少ないほど大きくなる。

【００２６】そこで、上述したように、移相器２５を電
圧制御発振器２４の後段に設け、図３（Ｃ）および
（Ｄ）に示すように、移相器２５は一定周期、たとえば
水平周期で電圧制御発振器２４からのクロック信号を量
子化位相誤差（α）よりも小さい範囲内（β）で移相さ
せる。このようにして移相されたクロック信号（４Ｆ′
_SC）は、分周回路４５からイネ−ブル信号として出力さ
れた水平同期信号を１／２に分周した信号（Ｅ）に従っ
て、図３（Ｂ）に示す移相前のクロック信号（４Ｆ _SC）
と、１ライン毎に交互に出力される。つまり、移相器２
５からは、Ｆ_SC，Ｆ１_SC，Ｆ２_SC，…という具合にクロ
ック信号が出力される。よって、量子化位相誤差のバラ
ツキは平均化され、量子化位相誤差（α）は軽減でき
る。

【００２７】バーストゲートパルス発生回路４６から出
力されるバーストゲートパルス（ＢＧＰ）は、上述した
ように帰還回路３８に与えられるとともに、制御信号発
生回路３９に与えられる。これにより比較器３２からの
出力がバ−スト期間にのみＰＬＬ１２に与えられる。つ
まり、制御信号発生回路３９は、帰還回路３８と同様の
回路構成であって、比較器３２からの出力信号の反転と
バーストゲートパルス発生回路４６からのバーストゲー
トパルスとを入力とするＡＮＤゲート４０ｂと、３状態
スイッチ４２ｂとを含む。サンプル回路２８からのサン
プルデータ（ＳＩ）と、ペデスタルデ−タ発生回路３４
からのペデスタルデ−タ（ＲＥＦ）との間に差（位相
差）があるときのバースト期間中に限り、３状態スイッ
チ４２ｂが導通状態となる。そのとき、比較器３２から
の出力信号が、３状態スイッチ４２ｂを介して、ローパ
スフィルタ４８に与えられる。

【００２８】ローパスフィルタ４８は、コンデンサ（図
示せず）を含み、比較器３２からの両信号デ−タ（Ｓ
Ｉ，ＲＥＦ）間の位相誤差に応じた電圧を出力し、電圧
制御発振器２４に与える。より詳しく説明すると、図４
（Ａ）は入力バ−スト信号を示す。そして、比較器３２
において、図４（Ｄ）に示すペデスタルデ−タ発生回路
３４からのペデスタルデ−タ（ＲＥＦ）と、サンプル回
路２８からのサンプルデ−タ（ＳＩ）とが比較される。
そして、基準のペデスタルデ−タ（ＲＥＦ）が、図４
（Ｂ）に示すように、サンプルデ−タ（ＳＩ）よりも大
きいとき（ＳＩ−ＲＥＦ＝−ΔＥ）、つまりサンプルデ
−タ（ＳＩ）に対してペデスタルデ−タ（ＲＥＦ）が進
相している場合には、比較器３２からは、３状態スイッ
チ４２ｂに対して、たとえばハイレベルの信号（Ｈ）が
出力される。

【００２９】このとき、比較器３２からは、また、ＡＮ
Ｄゲ−ト４０ｂに対して、たとえばロ−レベルの切換信
号（Ｌ′）が出力される。この切換信号（Ｌ′）は、比
較器３２に入力された両デ−タ（ＳＩおよびＲＥＦ）間
に位相誤差がある場合（ＳＩ≠ＲＥＦ）に出力される。
この切換信号（Ｌ′）とバ−ストゲ−トパルス発生回路
４６からのバ−ストゲ−トパルス（ＢＧＰ）とによっ
て、３状態スイッチ４２ｂは導通状態となり、比較器３
２からのハイレベルの信号（Ｈ）がロ−パスフィルタ４
８に与えられる。この信号（Ｈ）によって、ローパスフ
ィルタ４８のコンデンサ（図示せず）は充電される。し
たがって、ローパスフィルタ４８からは、電圧制御発振
器２４の発振周波数を小さくする制御信号が出力され
る。

【００３０】一方、図４（Ｃ）に示すように、基準のペ
デスタルデ−タ（ＲＥＦ）がサンプルデ−タ（ＳＩ）よ
り小さい（遅相している）場合（ＳＩ−ＲＥＦ＝ΔＥ）
には、比較器３２からはたとえばロ−レベルの信号
（Ｌ）が出力される。先に述べたように、制御信号発生
回路３８は、比較器３２に入力される両信号（ＳＩおよ
びＲＥＦ）に位相差がある（ＳＩ≠ＲＥＦ）場合のバー
スト期間中に導通状態となり、比較器３２からのロ−レ
ベルの信号（Ｌ）がロ−パスフィルタ４８に与えられ、
ロ−パスフィルタ４８のコンデンサが放電される。した
がって、ロ−パスフィルタ４８からは、電圧制御発振器
２４の発振周波数を大きくする制御信号が出力される。

【００３１】ロ−パスフィルタ４８から出力される制御
信号によって、電圧制御発振器２４からは、位相誤差デ
−タに応じて発振周波数が変化したクロック信号が出力
される。つまり、ロ−パスフィルタ４８によって、両信
号（ＳＩおよびＲＥＦ）間に生じた位相誤差デ−タが平
均化される。したがって、電圧制御発振器２４からは、
基準周波数信号（入力バ−スト信号）に対して常に固定
された位相関係にあるクロック信号が、Ａ／Ｄ変換器２
２に対して出力される。

【００３２】上述の実施例によれば，サンプリングクロ
ック再生回路を構成するコンポ−ネントの大部分をディ
ジタル信号処理回路で実施できるので、これらのディジ
タル信号処理回路を１つのＤＳＰ１４内に組み込んで１
チップ化することができる。なお、ビデオデ−タから色
信号成分を除去する手段として、上述した帯域消去フィ
ルタ（ＢＥＦ）３０に限らず、ロ−パスフィルタ（ＬＰ
Ｆ）を用いてもよい。

【図面の簡単な説明】

【図１】この発明の一実施例を示すブロック図である。

【図２】図１実施例の移相器を示すブロック図である。

【図３】図１実施例の移相器における動作を説明するた
めの波形図である。

【図４】図１実施例の比較器における位相比較を示す波
形図である。

【図５】従来技術を示すブロック図である。

【図６】従来技術を示すブロック図である。

【符号の説明】

１０ …サンプリングクロック再生回路 １２ …ＰＬＬ １４ …ＤＳＰ ２０ …クランプ回路 ２２ …Ａ／Ｄ変換器 ２４ …電圧制御発振器 ２５ …移相器 ２８ …サンプル回路 ３０ …帯域消去フィルタ（ＢＥＦ） ３２，３６ …比較器 ３４ …ペデスタルデ−タ発生回路 ３８ …帰還回路 ３９ …制御信号発生回路 ４８ …ローパスフィルタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】制御信号によってその発振周波数が変化さ
   れる可変周波数発振器、 前記可変周波数発振器からの発振信号を所定量移相させ
   る移相手段、 前記移相手段からの出力と前記発振信号とを一定周期で
   切り換えて出力する切換手段、 前記切換手段からの出力信号に基づいてテレビジョン信
   号の少なくとも間欠的な基準周波数信号をＡ／Ｄ変換す
   るＡ／Ｄ変換器、 前記Ａ／Ｄ変換器からの出力を前記切換手段で選択され
   た信号でサンプリングしてサンプルデ−タを出力するサ
   ンプリング手段、 少なくとも比較期間において一定レベルである比較信号
   デ−タを発生する比較信号デ−タ発生手段、 前記サンプルデ−タと前記比較信号デ−タとを比較する
   比較手段、および前記比較手段の出力に基づいて前記制
   御信号を前記基準周波数信号期間中に前記可変周波数発
   振器に与える制御信号発生手段を備える、サンプリング
   クロック再生回路。
2. 【請求項２】前記比較信号デ−タ発生手段は基準のペデ
   スタルデ−タを出力するペデスタルデ−タ発生手段を含
   む、請求項１記載のサンプリングクロック再生回路。
3. 【請求項３】前記基準周波数は前記テレビジョン信号の
   副搬送波周波数である、請求項１または２記載のサンプ
   リングクロック再生回路。
4. 【請求項４】前記制御信号発生手段は、前記比較手段の
   出力を積分するアナログロ−パスフィルタと、前記比較
   手段の出力と前記アナログロ−パスフィルタとの間に介
   挿される３状態スイッチと、前記基準周波数信号の期間
   中前記比較手段の出力に応じて前記３状態スイッチを制
   御するスイッチ制御手段とを含む、請求項１ないし３の
   いずれかに記載のサンプリングクロック再生回路。