JPH04102079A - 回路基板の試験装置及びその試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 概要 産業上の利用分野 従来の技術（第１１図、第１２図） 発明が解決しようとする課題（第１３図）課題を解決す
るための手段（第１．第２図）作用 実施例（第３図〜第１０図） 発明の効果 （概　要〕 回路基板の試験装置、特に中間配線層を含むＬＳＩ両面
実装型の回路基板（以下ＳＭＴ基板という）の導通試験
及び絶縁試験をする装置及び方法に関し、 該Ｓ　Ｍ　Ｔ基板のフットプリントのピッチが狭くなっ
た場合であっても、外観、目視点検に依存することなく
、プローブピンの接触方法を工夫して、その導通試験及
び絶縁試験をすることを目的とし、複数の接触子から成
る試験用プローブヘッドと、前記試験用プローブヘッド
の複数の接触子を被試験基板の微小ピッチの電極に接触
させる第１の接触手段と、前記試験用プローブヘッドの
複数の接触子を前記被試験基板の通常ピッチの電極に接
触させる第２の接触手段と、前記被試験基板の通常ピッ
チの電極に前記試験用プローブヘッドを接触させる第２
の接触手段と、前記被試験基板の電気的状態を測定する
測定手段と、少なくとも、前記第１の接触手段を駆動す
る駆動手段と、前記駆動手段及び測定手段の入出力を制
御する制御手段とを具備し、前記第１の接触手段の試験
用プローブヘッドの一つの接触子が前記被試験基板の二
つ以上の微小ピッチの電極を同時に接触することを含み
構成する。

〔産業上の利用分野〕

本発明は、回路基板の試験装置及びその試験方法に関す
るものであり、更に詳しく言えば、中間配線層を含む表
面実装型の回路基板（以下ＳＭＴ基板という）の導通試
験及び絶縁試験をする装置及び方法に関するものである
。

近年、ユーザの使用Ｕ様による電子機器の縮小化や性能
向上の要求等からＬＳＩ（半導体集積回路装置）の高集
積化・高密度化が図られている。

このことで、その外部端子数が益々増加し、端子ピンチ
間隔も狭くなる傾向にある。

ところで、ＳＭＴ基板の導通試験及び絶縁試験は、ＬＳ
Ｉを半田付は等により実装するフットプリントと中間配
線層を含む表裏配線パターンを接続するバイアボールと
に試験用のプローブピンを個々に接触させ、その電気抵
抗等の測定していた。

しかし、ＬＳＩの高集積化・高密度化に伴いフットプリ
ントのピッチ間隔がその外部端子ピッチの縮小化に比例
して狭くなりつつある。

このため、ブローブピンロ径の縮小化の製作限界から個
々に、それをフットプリントに接触させて電気抵抗等を
測定することができず、ＳＭＴ基板の外観、目視点検に
依存せざるを得ない事態を招く。

これにより、高集積化・高密度化するＳＭＴ基板の導通
試験及び絶縁試験をすることが困難となるという問題が
ある。

そこで、ＳＭＴ基板のフットプリントのピッチ間隔が狭
くなった場合であっても、外観、目視点検に依存するこ
となく、プローブビンの接触方法を工夫して、その導通
試験及び絶縁試験をすることができる装置及び方法が望
まれている。

〔従来の技術］ 第１１〜第１３図は、従来例に係る説明図である。

第１１図は、従来例に係るＳＭＴ基板の試験装置の構成
図を示している。

図において、ＳＭＴ基板７の導通試験及び絶縁試験をす
る装置は、該基板７にＬＳＩを実装するためのフットプ
リント７ａに試験電圧又は電流の供給をしたり、その結
果電圧又はｔｌ流を取り込む複数の試験用プローブピン
ＩＡから成る試験用プローブヘッド１と、該プローブヘ
ッドｌと基板７の被検査領域との位置合わせを採る治具
２と、各プローブピンＩＡのピン情報や測定器４との整
合をとる接続回路３と、フットプリント７ａがらの結果
電圧又は電流をを取り込んで抵抗測定等をする測定器４
と、試験データＴＤを格納するテストデータファイル５
及び該試験データＴＤ、印加電圧又は電流ＶＴ、プロー
ブ情報の入出力を制御する制御部６から成る。

当該装置の目的は、ＬＳＩ等をＳＭＴ基板７に半田付は
法等により実装する前処理として、破線円内図に示すよ
うな中間配線層７ｂを含む表面実装型のＳＭＴ基板７の
配線パターン７ｃや該中間配ｍ１ｉ７ｂに至る貫通口（
以下バイアホールという）等の導通不良や絶縁不良を検
査するものである。

また、当該装置を用いてＳＭＴ基板７の導通試験及び絶
縁試験をする方法は、第１２図（ａ）。

（ｂ）に示すように、まず、フットプリント７ａのピッ
チＰＣに合わせて形成されたほぼ同一ピッチＰＣの試験
用プローブピンＩＡと該フットプリン）７ａが位置合わ
せされ、それに試験電圧が供給される。また、その結果
電圧が試験用プローブピンＩＡにより取り込まれ、各プ
ローブ情報ＰＤが接続回路３を介して測定器４に取り込
まれ、その導通抵抗や絶縁抵抗が測定される。

これにより、ＳＭＴ基板の導通試験及び絶縁試験をする
ことができる。

〔発明が解決しようとする課題〕

ところで、従来例によれば、ＳＭＴ基板７の導通試験及
び絶縁試験をする場合、フットプリント７ａと該基板７
の表裏の配線パターン７ｃを接続するバイアホールとに
試験用のプローブピンＩＡを個々に接触させ、その間の
電気抵抗等の測定をしていた。しかし、ＬＳＩの高集積
化・高密度化に伴う外部端子数の増加等により、該外部
端子ピッチの縮小化に比例してフットプリント７ａのピ
ッチＰＣも狭くなる傾向にある。

このため、第１３図に示すようにフットプリント７ａの
ピッチＰＣｘが試験用プローブピンＩＡのピッチＰＣよ
りも縮小化されると、それを個々に接触させることが困
難となる。また、フンドブリント７ａのピッチＰＣｘに
見合うピン口径の試験用プローブピンＩＡの製作をする
ことも考えられるが、その接触抵抗の軽減のための対策
等により該プローブピンＩＡの製作に限界を生ずる。こ
のことから個々に、プローブピンＩＡをフットプリント
に接触させて電気抵抗等を測定することができず、ＳＭ
Ｔ基板７の外観、目視点検のみの検査に依存せざるを得
ない事態を招く。

これにより、高集積化・高密度化するＳＭＴ基板７の導
通試験及び絶縁試験をすることが困難となることからそ
の信転性の低下を生ずるという問題がある。

本発明は、かかる従来例の問題点に鑑み創作されたもの
であり、ＳＭＴ基手反のフットプリントのピンチが狭く
なった場合であっても、外観、目視点検に依存すること
なく、プローブピンの接触方法を工夫して、その導通試
験及び絶縁試験をすることが可能となる回路基板の試験
装置及びその試験方法の提供を目的とする。

〔課題を解決するための手段〕

第１図は、本発明に係る回路基板の試験装置の原理図、
第２図は、本発明に係る回路基板の試験方法の原理図を
それぞれ示している。

その装置は、第１図に示すように、複数の接触子１１ａ
から成る試験用プローブヘッド１１と、前記試験用プロ
ーブヘッド１１の複数の接触子１１ａを被試験基板１７
の微小ピンチＰｃ１０を掻１７ｂに接触させる第１の接
触手段１２と、前記試験用プローブへラド１１の複数の
接触子１１ａを前記被試験基板１７の通常ピッチＰＣ２
の電極１７ｃに接触させる第２の接触手段１３と、前記
被試験基板１７の電気的状態を測定する測定手段１４と
、少なくとも、前記第１の接触手段１２を駆動する駆動
手段１５と、前記駆動手段１５及び測定手段１４の入出
力を制御する制御手段１６とを其備し、前記第１の接触
手段１２の試験用プローブヘッド１１の一つの接触子１
１ａが前記被試験基板１７の二つ以上の微小ピッチＰＣ
Ｉの電極１７ｂを同時に接触することを特徴とし、 その方法は、第２図（ａ）に示すような被試験基板１７
の微小ピッチＰＣＩの電極１７ｂと通常ピッチＰＣ２の
電極１７ｃとが配線接続された複数の配線電極１７ａ間
の導通試験及び絶縁試験をする方法であって、同図（Ｃ
）のフローチャートに示すように、予め、ステップＰ１
で導通／絶縁試験モードの判断処理をし、導通試験モー
ドの場合には、ステップＰ２で前記微小ピッチＰＣＩの
電極１７ｂと隣接する微小ピッチＰｃｔの電極１７ｂと
を同時に接触する短絡処理をし、次に、ステップＰ３で
前記短絡処理に基づいて前記被試験基板１７の導通試験
処理をし、絶縁試験モードの場合には、ステップＰ４で
前記微小ピッチＰＣＩの電極１７ｂ間を電気的に開放す
る開放処理をし、その後、ステップＰ５で前記開放処理
に基づいて被試験基板１７の絶縁試験処理をすることを
特徴とし、上記目的を達成する。

〔作　用〕

本発明の装置によれば、試験用プローブヘッド１１、第
１の接触手段１２．第２の接触手段１３測定手段１４．
駆動手段１５及び制御手段１６とが具備され、第１の接
触手段１２が、被試験基板１７の二つ以上の微小ピッチ
Ｐｃｔの電極１７ｂに試験用プローブヘッド１１の一つ
の接触子１１ａを同時に接触されている。

例えば、まず、駆動手段１５や他の駆動手段と第１の接
触手段１２とにより、被試験基板１７の微小ピッチＰＣ
Ｉの電極１７ｂに試験用プローブへラド１１の複数の接
触子１１ａが位置合わせされて接触される。この際に、
該プローブヘッド１１の一つの接触子１１ａが同時に二
つ以上の微小ピッチＰＣＩの電極１７ｂに接触する。

このため、被試験基板１７の微小ピンチＰＣＩの電極１
７ｂが試験用プローブへラド１１の接触子１１ａのピッ
チＰＣよりも縮小化された場合であっても、それを個々
に接触させる必要がない、また、第２の接触手段１３に
より、被試験基板１７の通常ピッチＰＣ２の電極１７ｃ
に試験用プローブへラド１１の接触子１１ａが個々に接
触される。

次いで、測定手段１４により、被試験基板１７の電気的
状態測定される。これにより、微小ピンチＰＣＩの電極
１７ｂと通常ピッチＰＣ２の電極１７ｃ間の導通試験を
することが可能となる。

さらに、他の駆動手段はそのままの状態にされ、駆動手
段１５のみが操作されて試験基板１７の微小ピッチＰＣ
Ｉの電極１７ｂと試験用プローブヘッド１１の複数の接
触子１１ａとが物理的に離隔される。

これにより、被試験基板１７の通常ピッチＰＣ２のｔｌ
１７ｃから見た絶縁試験をすることが可能となる。

これにより、高集積化・高密度化するＳＭＴ基板等の被
試験基板１７の中間配線層や配線パターン等の導通不良
及び絶縁不良等の検査を再現性良く、かつ、正確に行う
ことが可能となる。

また、本発明の方法によれば、第２図（ｃ）のフローチ
ャートに示すように、予め、ステップＰ１で導通／絶縁
試験モードの判断処理をし、導通試験モードの場合には
、ステップＰ２．Ｐ３で短絡処理に基づいて被試験基板
１７の導通試験処理をし、ステップＰｉで絶縁試験モー
ドの場合には、ステップＰ４．Ｐ５で開放処理に基づい
て被試験基板１７の絶縁試験処理をしている。

このため、ＬＳＩの高集積化・高密度化に伴い外部端子
数が増加し、該外部端子ピンチも縮小化されて微小ピッ
チＰＣＩの電極１７ｂが益々集積化された場合であって
も、ＳＭＴ基板等の被試験基板１７の外観、目視点検の
みの検査に依存することなく、該基板１７の信転性良い
導通試験及び絶縁試験をすることが可能となる。

これにより、検査漏れ等が低減され、ＬＳＩの実装後の
基板１７を原因とする電気的故障を極力抑制することが
可能となる。

（実施例〕 次に図を参照しながら本発明の実施例について説明をす
る。

第３〜５図は、本発明の実施例に係る回路基板の試験装
置及びその試験方法を説明する図であり、第２図は、本
発明の実施例に係るＳＭＴ基板の試験装置の構成図を示
している。

図において、２１Ａ、２１Ｂは試験用プローブへラド１
１の一実施例となる微小フットプリント用プローブピン
（以下微小ＦＰ用プローブピンという）及び通常ピッチ
用のプローブピンであり、被試験基板１７の一例となる
ＳＭＴ基板２７の電極２７ａに接触されるものである。

すなわち、微小ＦＰ用プローブピン２１Ａは、ＳＭＴ基
板２７の微小ピッチＰＣＩの電極２７ｂ（フットプリン
ト）に接触されるものであり、通常ピッチ用のプローブ
ピン２１Ｂは、その通常ピッチＰＣ２の電極２７ｃに接
触されるものである。なお、微小ＦＰ用プローブビン２
１Ａの構造は、第１０図に示しているように、切り込み
が形成された先端部分と、該先端部分を電極２７ａに加
圧するスプリングとが主要部を成している。

２２は第１の接触手段１２の一実施例となる第１の接触
治具であり、複数の微小ＦＰ用プローブビン２１Ａを保
持固定するものである。なお、第１の接触治具２２はＺ
方向駆動装置２５により、第２の接触治具２３とは単独
に上下（±Ｚ力方向方向に移動されるものである。また
、一つの微小ＦＰ用プローブピン２１ＡはＳＭＴ基板２
７の微小ピッチＰＣＩの電極２７ｂを同時に二つ以上接
触するものである。

２３は第２の接触手段１３の一実施例となる第２の接触
治具であり、複数の通常ピッチ用のプローブビン２１Ｂ
を保持固定するものである。なお、第２の接触治具２２
は当該治具の本体に取りつけられている。

２４Ａ〜２４Ｃは測定手段１４の一実施例となる接続回
路〔Ａ〕、接続回路（Ｂ）及び測定処理回路であり、Ｓ
ＭＴ基板２７の電気的状態を測定するものである。すな
わち、接続回路（Ａ）２４Ａ、該回路（Ｂ）２４Ｂは、
微小ＦＰ用プローブピン２１Ａと通常ピッチ用のプロー
ブピン２１Ｂとのピン情報をコネクタ２４１　、２４２
を介して取り込み、測定処理回路２４Ｃとの整合をとる
ものである。また、測定処理回路２４Ｃは、定電流源、
電圧源及び電圧。

電流測定器等から成り、導通／絶縁試験時のＳＭＴ基板
２７の電極２７ｂに印加する電圧やそこに流入する電流
から回路状態を測定するものである。

なお、接続回路（Ａ）、ＣＢ）の内部構成については、
第４図において詳述する。

２５は駆動手段１５の一実施例となるＺ方向駆動装置２
５であり、第１の接触治具２２を単独に上下（±Ｚ力方
向方向に移動するものである。なお、導通試験時には、
−２方向方向に移動して、複数の微小ＦＰ用プローブピ
ン２１ＡをＳＭＴ基板２７の微小ピンチＰＣＩの電ｆｆ
１２７ｂに接触させ、絶縁試験時には、＋Ｚ力方向移動
して、複数の微小ＦＰ用プローブビン２１Ａと５ＭＴｉ
板２７の微小ピッチＰｃｔの電極２７ｂとの接触状態を
解除するものである。

２６は制御手段１６の一実施例となる制御装置であり、
第１の接触治具２２．測定処理回路２４Ｃ等の入出力を
制御するものである０例えば、制御装置′ｆｆ２６はテ
ストデータファイルからのテストデータＴＤに基づいて
測定処理回路２４Ｃに試験制御信号Ｓ１を出力したり、
Ｚ方向駆動装置２５に駆動制御信号Ｓ２を出力するもの
である。また、測定処理回路２４Ｃからの試験結果デー
タに基づいて不図示の表示装置や解析装置にデータを転
送処理するものである。

２７は被試験基板１７の一例となるＳＭＴ基板であり、
同図破線内凹に示すように、ＬＳＩを半田付は等により
実装する微小ピッチＰＣＩの電極（フットプリント）２
７ｂと中間配線層を含む表裏配線パターンを接続する通
常ピッチＰＣ２の電極（バイアホール等）２７ｃとが形
成された基板である。なお、ＳＭＴ基板２７の微小ピッ
チＰｃｔの電極２７ｂと通常ピッチＰＣ２の電極２７ｃ
との間１例えば、α−ａ、ｂ−β、７−ｃ、ｄ−６．ｅ
−ｅ。

ｆ−ζ等の導通抵抗や該通常ピッチＰＣ２の電極２７Ｃ
から見た絶縁９例えば、α−β、γ−δ、ε−ζ等の絶
縁抵抗が測定されるものである。

また、２８は裏面用試験ユニットであり、ＳＭＴ基板２
７の裏面に形成された電極２７ａの導通／絶縁試験をす
るユニットである。該試験ユニット２８は表面側の試験
ユニットとほぼ同様であるため説明を省略する。

これにより、中間配線層を含む表面実装型のＳＭＴ基板
２７の導通試験及び絶縁試験をすることができる。

第４図は、本発明の実施例に係る接続回路〔Ａ〕。

（Ｂ）の構成図であり、第５〜第８図は、その導通／絶
縁試験時の等価回路図を示している。

すなわち、第４図は微小ＦＰ用プローブピン２１Ａに係
る接続回路を示した構成図であり、図において、その接
続回路は、ピン選択回路から成る。

ピン選択回路はリレーやＭＯＳ）ランジスタ等のスイッ
チング素子５ＷＩ−３Ｗ５から成り、制御装置２６から
のスイッチ選択信号ＳＳにより、微小ピッチＰｃｔの電
極２７ｂ　（ａ、ｂ間ショート］や通常ピッチＰＣ２の
電極２７Ｃ〔α、β〕等のピン情報を選択出力するもの
である。

第５図は、本発明の実施例に係る一括（α、β間）導通
試験時の等価回路図である。

図において、通常ピッチＰＣ２の電極２７ｃのα、β間
の一括導通試験をする場合には、微小ＦＰ用プローブピ
ン２１Ａを微小ピッチＰｃｔの電極２７ｂ＝（ａ、ｂ）
に同時に接触させる。また、ピン選択回路のスイッチン
グ素子ＳＷ３．　　Ｓｎ４を「ＯＮ」させ、スイッチン
グ素子ＳＷＩ、　　Ｓ賀２．　　Ｓｎ２．　　Ｓｎ２を
ｒＯＦＦＪさせるような内容のスイッチ選択信号ＳＳが
制御装置２６から供給される。

これにより、微小ピッチＰＣＩの電極２７ｂ−（ａｂ）
と中間配線層を含む表裏配線パターンを接続する通常ピ
ッチＰＣ２の電極（バイアホール等）２７Ｃ＝α、β間
の一括導通試験をすることができる。

第６図は、本発明の実施例に係る個別（α、ａ間）導通
試験時の等価回路図である。

図において、通常ピッチＰＣ２の電極２７ｃ−αと微小
ピッチＰＣＩの電極２７ｂ＝ａ間の導通試験をする場合
には、微小ＦＰ用プローブピン２１Ａを微小ピッチＰＣ
Ｉの電極２７ｂ＝　（ａ、ｂ）に接触させた状態で、ピ
ン選択回路のスイッチング素子ＳＷ２．　　Ｓ−４が［
ＯＮ」させ、スイッチング素子ＳＷＩ、　Ｓ圓３ＳＷ５
．　　Ｓｎ２がｒＯＦＦＪさせるような内容のスイッチ
選択信号ＳＳが制御装置２６から供給される。

これにより、微小ピンチＰＣＩの電極２７ｂ＝ａと中間
配線層を含む表裏配線パターンを接続する通常ピッチＰ
Ｃ２の電極２７ｃ−α間の導通試験をすることができる
。

第７図は、本発明の実施例に係る個別（β、ｂ間）導通
試験時の等価回路図である。

図において、通常ピッチＰＣ２の電極２７Ｃ＝βと微小
ピッチＰＣＩの電極２７ｂ＝ｂ間の導通試験をする場合
には、微小ＦＰ用プローブビン２１Ａを微小ピッチＰＣ
Ｉの電極２７ｂ−（ａ、ｂ）に接触させた状態で、ピン
選択回路のスイッチング素子ＳＷ２．　　Ｓ同をｒＯＮ
、させ、スイッチング素子ＳＷＩ、　　５Ｗ３ＳＷ４．
　　Ｓｎ２をｒＯＦＦ、させるような内容のスイッチ選
択信号ＳＳが制御装置２６から供給される。

これにより、微小ピッチＰＣＩの電極２７ｂ＝ｂと中間
配線層を含む表裏配線パターンを接続する通常ピッチＰ
Ｃ２の電極２７Ｃ＝β間の導通試験をすることができる
。

第８図は、本発明の実施例に係る絶縁（α、β間）試験
時の等価回路図である。

図において、通常ピッチＰＣ２の電極２７ｃのα、β間
の絶縁試験をする場合には、微小ＦＰ用プローブピン２
１Ａを微小ピッチＰＣＩの電極２７ｂ＝（ａ。

ｂ〕から物理的に離し、非接触状態とする。また、ピン
選択回路のスイッチング素子ＳＷ３．　３Ｗ４ヲ「ＯＮ
」させ、スイッチング素子ＳＷＩ、　　Ｓｎ２．　　Ｓ
ｎ２．　　Ｓｎ２をｒＯＦＦＪさせるような内容のスイ
ッチ選択信号ＳＳが制御装置２６から供給される。

これにより、中間配線層を含む表裏配線パターンを接続
する通常ピンチＰＣ２の電極（バイアホール等）２７ｃ
＝α、β間の絶縁試験をすることができる。

このようにして、本発明の実施例に係る装置によれば、
微小ＦＰ用プローブピン２１Δ１通常ピッチ用プローブ
ピン２１Ｂ、第１の接触治具２２．第２の接触治具２３
．接続回路（Ａ）２４Ａ、接続回路（Ｂ）２４Ｂ、測定
処理回路２４Ｃ，Ｚ方向駆動装置２５及び制御装置２６
とが具備され、ＳＭＴ基板２７の微小ピンチＰｃｔの二
つ以上の電極２７ｂに微小ＦＰ用プローブピン２１Ａを
同時に接触させる第１の接触治具２２が設けられている
。

例えば、まず、Ｚ方向駆動装置２５や他の駆動手段と第
１の接触治具２２とにより、ＳＭＴ基板２７の微小ピッ
チＰＣＩの電極２７ｂに複数の微小ＦＰ用プローブピン
２１Ａが位置合わせされて接触される。この際に、該プ
ローブ２１Ａの一つが同時に二つ以上の微小ピッチＰｃ
ｔの電極２７ｂに接触する。

このため、ＳＭＴ基板２７の微小ピッチＰｃｔの電極２
７ｂが微小ＦＰ用プローブピン２１ＡピッチＰＣよりも
縮小化された場合であっても、それを個々に接触させる
必要がない。また、第２の接触治具２３により、ＳＭＴ
基板２７の通常ピッチＰＣ２の電極２７ｃに通常ピッチ
用プローブピン２１Ｂが同様に接触される。

次いで、接続回路（Ａ）２４Ａ、接続回路ＣＢ）２４Ｂ
及び測定処理回路２４Ｃにより、ＳＭＴ基板２７の電気
的状態が測定される。これにより、微小ピッチＰＣＩの
電極２７ｂと通常ピンチＰＣ２の電極２７０間の導通試
験をすることが可能となる。

さらに、他の駆動手段はそのままの状態にされ、Ｚ方向
駆動装置２５のみが操作されてＳＭＴ基板２７の微小ピ
ッチＰＣＩの電極２７ｂと微小ピッチＰＣＩの電極２７
ｂの複数の微小ＦＰ用プローブビン２１Ａとが物理的に
離隔される。これにより、ＳＭＴ基板２７の通常ピッチ
ＰＣ２の電極２７ｃから見た絶縁試験をすることが可能
となる。

これにより、高集積化・高密度化するＳＭＴ基板の中間
配線層や配線パターン等の導通不良及び絶縁不良等の検
査を再現性良く、かつ、正確に行うことが可能となる。

次に、本発明の実施例に係るＳＭＴ基板の試験方法につ
いて、当該装置の動作を補足しながら説明をする。

第９図は、本発明の実施例に係るＳＭＴ基板の試験方法
のフローチャートであり、第１Ｏ図は、本発明の実施例
に係る微小ＦＰ用プローブピンの接触方法の説明図をそ
れぞれ示している。

第９図において、第１０図（ａ）に示すようなＳＭＴ基
板２７の微小ピッチＰＣＩの電極２７ｂと通常ピッチＰ
Ｃ２，ＰＣ３，ＰＣ４・・・の電極２７ｃとが配線接続
された複数の電極２７ａ間の導通試験及び絶縁試験をす
る場合、まず、ステップＰ１で該ＳＭＴ基板２７の位置
決め処理をする。この際に、第１の実施例で説明したよ
うな表面用試験ユニット、ＳＭＴ基板２７及び裏面用試
験ユニット２８とが位置合わせされる。

次いで、ステップＰ２で第１．第２の接触治具２２．２
３の位置合わせ処理をする。この際に、複数の微小ＦＰ
用プローブビン２１Ａが保持固定された第１の接触治具
２２が、ＳＭＴ基板２７の微小ピッチＰｃｔの電極２７
ｂに位置合わせされる。同様に、複数の通常ピッチ用の
プローブピン２１Ｂが保持固定された第２の接触治具２
３がＳＭＴ基板２７の通常ピッチＰＣ２の１冷２７Ｃに
位置合わせされる。

さらに、ステップＰ３でＳＭＴ基板２７の複数の電極２
７ａと微小ＦＰ用プローブピン２１Ａ、通常ピンチ用プ
ローブビン２１Ｂとを接触させる。この際に、第１０図
（ｂ）、　　（ｃ）に示すように、微小ＦＰ用プローブ
ピン２１ＡがＺ方向駆動装置２５により接触処理される
０例えば、微小ピンチＰｃｔの電極２７ｂ＝ａとす、　
　ｃとｄ、ｅとｆ　・・・が微小ＦＰ用プローブピン２
１Ａによりそれぞれ短絡される。

なお、通常ピッチ用プローブピン２１Ｂは他の駆動手段
により接触処理される。

その後、ステップＰ４で導通／絶縁試験モードの判断を
する。この際に、導通試験モードの場合（ＹＥＳ）には
、ステップＰ５で通常ピッチＰＣ２の電極（以下ランド
α、β、γ、δ、ε、ζ等という）２７０間を通じて一
括導通試験をする。この際に、微小ＦＰ用プローブピン
２１Ａの一つが微小ピッチＰＣＩのｔ極２７ｂ＝　（ａ
、ｂ：ｌに同時に接触されている。また、ピン選択回路
のスイッチング素子ＳＷ３．　５１１４がｒＯＮＪ　Ｌ
、スイッチング素子ＳＷｌ、　　ＳＷ２．　　ＳＷ５．
　　ＳＷ６が’ＯＦＦ」していることにより、微小ピッ
チＰＣＩの電極２７ｂ＝　（ａ、ｂ）と中間配線層を含
む表裏配線パターンを接続する通常ピッチＰＣ２の電極
（バイアホール等）２７ｃ−α。

３間の一括導通試験をすることができる（第５図参照）
。

次いで、ステップＰ６でランドα、β、Ｔ、δε、ζ間
の異常の有無を判断する。この際に、ランドα、β、γ
、δ、ε、ζ間に異常が有る場合（ＹＦ！Ｓ）には、ス
テップＰ７に移行し、それが無い場合（Ｎｏ）には、ス
テップＰ４に戻る。

ここで、ランド間α、β間に異常が有るものとすればス
テップＰ７で微小ピッチＰＣＩの電極２７ｂ−（ａ、ｂ
）と通常ピッチＰＣ２の電極２７ｃ−α間の第１の個別
導通試験をする。この際に、微小ＦＰ用プローブピン２
１Ａの一つを微小ピッチＰＣＩの電極２７ｂ＝　（ａ、
ｂ）に接触させた状態で、ピン選択回路のスイッチング
素子ＳＷ２．　　Ｓｎ４がｒＯＮ」し、スイッチング素
子５ｌｆｔ、　　Ｓｎ２．　５ｊ１５．　Ｓｎ６がｒＯ
ＦＦＪすることにより、微小ピッチＰＣＩの電極２７　
ｂ　−ａと中間配線層を含む表裏配線パターンを接続す
る通常ピッチＰＣ２の電極２７Ｃ＝α間の導通試験をす
ることができる（第６図参照）。

その後、ステップＰ８で微小ピッチＰＣＩの電極２７ｂ
＝　（ａ、ｂ）と通常ピッチＰＣ２の電極２７ｃ＝βと
間の第２の個別導通試験をする。この際に、微小ＦＰ用
プローブピン２１Ａの一つを微小ピッチＰＣＩの電極２
７ｂ＝　（ａ、ｂ）に接触させた状態で、ピン選択回路
のスイッチング素子ＳＷ２．　５１４６がｒＯＮ、Ｌ、
、スイッチング素子ＳＷＩ、　　Ｓｎ２．　　Ｓｎ４゜
Ｓｎ２がｒＯＦＦＪすることにより、微小ピッチＰｃｔ
の電極２７ｂ−ｂと中間配線層を含む表裏配線パターン
を接続する通常ピッチＰＣ２の電極２７ｃ−８間の導通
試験をすることができる（第７図参照）。

また、ステップＰ６でランドα、β、Ｔ、δ。

ε、ζ間に異常が無い場合（ＮＯ）には、ステップＰ４
に戻って、絶縁試験モードの場合（Ｎｏ）の処理に移行
する。

従って、ステップＰ９で第１の接触治具２２を操作して
微小ＦＰ用プローブピン２１ＡのＪｌ−接触処理をする
。この際に、第１の接触治具２２がＺ方向駆動装置２５
により、第２の接触治具２３とは単独に上（＋２方向）
方向に移動される。これにより、複数の微小ＦＰ用プロ
ーブピン２１ＡがＳＭＴ基板２７の微小ピッチＰＣＩの
電極２７ｂから物理的に離隔され、各微小ピッチＰＣＩ
の電極２７ｂ＝ａｂ、ｃ、ｄ、ｅ、ｆ・・・が電気的に
開放された状態となる。

その後、ステップｐＨで通常ピンチＰＣ２のランドα−
β、γ−δ、ε−ζ間から見た絶縁試験処理をする。こ
れ以降は従来例と同様に絶縁抵抗等の測定処理が行なわ
れる。

このようにして、本発明の実施例に係るＳＭＴ基板の試
験方法によれば、第９図のフローチャートに示すように
、予め、ステップＰ４で導通／Ｉ！縁試験モードの判断
処理をし、導通試験モードの場合には、ステップＰ５〜
Ｐ８で短絡処理に基づいてＳＭＴ基板２７の一括導通試
験及び第１．第２の個別導通試験処理をし、ステップＰ
４でＩＰ、縁試験モードの場合には、ステップＰ９．Ｐ
ＩＯで開放処理に基づいてＳＭＴ基板２７の絶縁試験処
理をしている。

このため、ＬＳＩの高集積化・高密度化に伴い外部端子
数が増加し、該外部端子ピッチも縮小化されて微小ピッ
チＰＣＩの電極２７ａが益々集積化された場合であって
も、ＳＭＴ基板２７の外観、目視点検のみの検査に依存
することなく、該基板２７の信転性良い導通試験及び絶
縁試験をすることが可能となる。

これにより、検査漏れ等が低減され、ＬＳＩの実装後の
基板２７を原因とする電気的故障を極力抑制することが
可能となる。

〔発明の効果］ 以上説明したように、本発明の装置によれば試験用プロ
ーブヘッド、第１の接触手段、第２の接触手段、測定手
段、駆動手段及び制御手段が具備され、第１の接触手段
の試験用ブローブヘンドの一つの接触子が被試験基板の
二つ以上の微小ピンチの電極に同時に接触されている。

このため、被試験基板の微小ピッチの電極が試験用プロ
ーブヘッドの接触子のピッチよりも縮小化された場合で
あっても、それを個りに接触させる必要がない、このこ
とで、微小ピッチの電極と通常ピッチの電極間の導通試
験や絶縁試験をすることが可能となる。

また、本発明の方法によれば、導通／絶縁試験モードに
より、二つ以上の微小ピンチの電極に同時に接触する短
絡処理に基づいて導通試験処理をすることができる。

二のため、ＬＳＩの高集積化・高密度化に伴い外部端子
数が増加し、該外部端子ピッチも縮小化されて微小ピッ
チの電極が益々集積化された場合であっても、ＳＭＴ基
板等の被試験基板の外観。

目視点検のみの検査に依存することなく、該基板の信顛
性良い導通試験及び絶縁試験をすることが可能となる。

これにより、中間配線層や配線パターン等の導通不良及
び絶縁不良等の検査を再現性良く、かつ、正確に行うこ
とが可能となる。このことで、検査漏れ等が低減され、
当該試験装置の信軽度の向上に寄与するところが大きい
。

【図面の簡単な説明】

第１図は、本発明に係る回路基板の試験装置の原理図、 第２図は、本発明に係る回路基板の試験方法の原理図、 第３図は、本発明の実施例に係るＳＭＴ基板の試験装置
の構成図、 第４図は、本発明の実施例に係る接続回路の構成図、 第５図は、本発明の実施例に係る一括（α−β間）導通
試験時の等価回路、 第６図は、本発明の実施例に係る個別（α−８間）導通
試験時の等価回路、 第７図は、本発明の実施例に係る個別（β−５間）導通
試験時の等価回路、 第８図は、本発明の実施例に係る絶縁（α−β間）試験
時の等価回路図、 第９図は、本発明の実施例に係るＳＭＴ基板のＵ験方法
のフローチャート、 第１０図は、本発明の実施例に係る微小ＦＰ用プローブ
ビンの接触方法の説明図、 第１１図は、従来例に係るＳＭＴ基板の試験装置の構成
図、 第１２図は、従来例に係るＳＭＴ基板の試験方法の補足
説明図、 第１３図は、従来例に係る問題点を説明する試験用プロ
ーブピンの接触状態図である。 （符号の説明） １１・・・試験用プローブヘッド、 １２・・・第１の接触手段、 １３・・・第２の接触手段、 １４・・・測定手段、 １５・・・駆動手段、 １６・・・制御手段、 １１ａ・・・接触子、 １７ｂ・・・微小ピッチの電極、 １７ｃ・・・通常ピッチのｔ掻、 ＰＣＩ・・・微小ピッチ、 ＰＣ２・・・通常ピッチ。

Claims (2)

【特許請求の範囲】
1. （１）複数の接触子（１１ａ）から成る試験用プローブ
   ヘッド（１１）と、前記試験用プローブヘッド（１１）
   の複数の接触子（１１ａ）を被試験基板（１７）の微小
   ピッチ（ＰＣ１）の電極（１７ｂ）に接触させる第１の
   接触手段（１２）と、前記試験用プローブヘッド（１１
   ）の複数の接触子（１１ａ）を前記被試験基板（１７）
   の通常ピッチ（ＰＣ２）の電極（１７ｃ）に接触させる
   第２の接触手段（１３）と、前記被試験基板（１７）の
   電気的状態を測定する測定手段（１４）と、少なくとも
   、前記第１の接触手段（１２）を駆動する駆動手段（１
   ５）と、前記駆動手段（１５）及び測定手段（１４）の
   入出力を制御する制御手段（１６）とを具備し、 前記第１の接触手段（１２）の試験用プローブヘッド（
   １１）の一つの接触子（１１ａ）が前記被試験基板（１
   ７）の二つ以上の微小ピッチ（ＰＣ１）の電極（１７ｂ
   ）を同時に接触することを特徴とする回路基板の試験装
   置。
2. （２）被試験基板（１７）の微小ピッチ（ＰＣ１）の電
   極（１７ｂ）と通常ピッチ（ＰＣ２）の電極（１７ｃ）
   とが配線接続された複数の配線電極（１７ａ）間の導通
   試験及び絶縁試験をする方法であって、前記微小ピッチ
   （ＰＣ１）の電極（１７ｂ）と隣接する微小ピッチ（Ｐ
   Ｃ１）の電極（１７ｂ）とを同時に接触する短絡処理を
   し、前記短絡処理に基づいて前記被試験基板（１７）の
   導通試験処理をし、及び、前記微小ピッチ（ＰＣ１）の
   電極（１７ｂ）間を電気的に開放する開放処理をし、前
   記開放処理に基づいて被試験基板（１７）の絶縁試験処
   理をすることを特徴とする回路基板の試験方法。