JPH04102384A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPH04102384A JPH04102384A JP22085790A JP22085790A JPH04102384A JP H04102384 A JPH04102384 A JP H04102384A JP 22085790 A JP22085790 A JP 22085790A JP 22085790 A JP22085790 A JP 22085790A JP H04102384 A JPH04102384 A JP H04102384A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- circuit device
- board
- substrate
- insertion board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、マザー基板に集積回路装置（ＩＣ）を実装
した電子回路装置に関し、詳しく言えば、その後発的な
不要輻射対策、ノイズ対策に関する。
した電子回路装置に関し、詳しく言えば、その後発的な
不要輻射対策、ノイズ対策に関する。
（ロ）従来の技術
従来、マザー基板にＩＣを実装した電子回路装置におい
て、設計時には予想できなかった不要輻射や外来ノイズ
の影響が生しることがある。このような場合に、マザー
基板に変更を加えることなく、暫定的に対処する方法と
して、第６図に示すように追加基板３１が用いられる。
て、設計時には予想できなかった不要輻射や外来ノイズ
の影響が生しることがある。このような場合に、マザー
基板に変更を加えることなく、暫定的に対処する方法と
して、第６図に示すように追加基板３１が用いられる。
追加基板３１上には、例えばＲＣフィルタ回路が構成さ
れ、リード３２を用いて、ＩＣＩ １のリード１２（又
はマザー基板１３のパッド１４）と電気的に接続される
。
れ、リード３２を用いて、ＩＣＩ １のリード１２（又
はマザー基板１３のパッド１４）と電気的に接続される
。
（ハ）発明が解決しようとする課題
上記従来の電子回路装置においては、追加基板３１とＩ
ＣＩ １のリード１２等を、１本ずつワイヤ３２をはん
だ付けして接続するため手間がかかり、またワイヤの切
れなどにより、信牽百性が低下する問題点があった。さ
らにワイヤ３２をひきまわすなどのためラインノイズが
多くなる問題点もあった。
ＣＩ １のリード１２等を、１本ずつワイヤ３２をはん
だ付けして接続するため手間がかかり、またワイヤの切
れなどにより、信牽百性が低下する問題点があった。さ
らにワイヤ３２をひきまわすなどのためラインノイズが
多くなる問題点もあった。
この発明は、上記に鑑みなされたもので、基板の追加が
容易で、信転性の高い電子回路装置の提供を目的として
いる。
容易で、信転性の高い電子回路装置の提供を目的として
いる。
（ニ）課題を解決するための手段及び作用上記課題を解
決するため、この発明の電子回路装置は、挿入基板表面
にはパッドを、裏面には導電脚材をそれぞれ対応させて
配備し、挿入基板上には配線パターン及び回路素子を設
けて、前記パッドと、このパッドに対応する導電脚材と
を結ぶ挿入回路を構成し、挿入基板表面にはＩＣが実装
され、ＩＣのリードが前記パッドに電気的に接続される
と共に、挿入基板がマザー基板上に実装され、前記導電
脚材がマザー基板上のバンドに電気的に接続されてなる
ものである。
決するため、この発明の電子回路装置は、挿入基板表面
にはパッドを、裏面には導電脚材をそれぞれ対応させて
配備し、挿入基板上には配線パターン及び回路素子を設
けて、前記パッドと、このパッドに対応する導電脚材と
を結ぶ挿入回路を構成し、挿入基板表面にはＩＣが実装
され、ＩＣのリードが前記パッドに電気的に接続される
と共に、挿入基板がマザー基板上に実装され、前記導電
脚材がマザー基板上のバンドに電気的に接続されてなる
ものである。
この電子回路装置では、ＩＣとマザー基板との間に挿入
基板が追加されており、ＩＣのリードと挿入基板上のパ
ッド、及び挿入基板の導電脚材とマザー基板のパッドと
はりフローはんだ付けや、導電性接着剤が適用できるか
ら、自動化が容易で作業の手間が省け、また断線の危険
性も少なくなる。さらに、従来のようにワイヤをひきま
わす必要もないので、ラインノイズをひろいにくく構成
することが容易となる。
基板が追加されており、ＩＣのリードと挿入基板上のパ
ッド、及び挿入基板の導電脚材とマザー基板のパッドと
はりフローはんだ付けや、導電性接着剤が適用できるか
ら、自動化が容易で作業の手間が省け、また断線の危険
性も少なくなる。さらに、従来のようにワイヤをひきま
わす必要もないので、ラインノイズをひろいにくく構成
することが容易となる。
（ホ）実施例
この発明の一実施例を、第１図乃至第５図に基づいて以
下に説明する。
下に説明する。
この実施例は、本発明をＱＦ Ｐ （Ｑｕａｄ Ｆｌａ
ｔＰａｃｋａｇｅ）のＩＣＩＩの実装に適用したもので
あり、挿入基板１上には、挿入回路としてＲＣフィルタ
回路を構成している。
ｔＰａｃｋａｇｅ）のＩＣＩＩの実装に適用したもので
あり、挿入基板１上には、挿入回路としてＲＣフィルタ
回路を構成している。
第１図は、この実施例に係る電子回路装置の継断面図、
第３図（ａ）、第３図（ｂ）は、挿入基板１の表面１ａ
、裏面１ｂの要部を示す図である。挿入基板１は、例え
ばセラミックより構成され、表裏に貫通するスルーホー
ル２、・・・ ２が穿設されている。
第３図（ａ）、第３図（ｂ）は、挿入基板１の表面１ａ
、裏面１ｂの要部を示す図である。挿入基板１は、例え
ばセラミックより構成され、表裏に貫通するスルーホー
ル２、・・・ ２が穿設されている。
挿入基板表面１ａには、ＩＣＩＩのリード１２と同様の
配列でパッド３、・・・ ３が形成される。
配列でパッド３、・・・ ３が形成される。
また、表面１ａから裏面１ｂにかけて、スルーホール２
を通して配線パターン５が形成され、裏面１ｂにおいて
、配線パターン５の接続部５ａは、やはりＩＣＩＩの対
応するり一部１２と同し配列で配置される。
を通して配線パターン５が形成され、裏面１ｂにおいて
、配線パターン５の接続部５ａは、やはりＩＣＩＩの対
応するり一部１２と同し配列で配置される。
表面１ａにおいて、パッド３と配線パターン５とは、抵
抗体４で結ばれる。この抵抗体４は、例えば、抵抗体ペ
ーストをスクリーン印刷し、これを焼成して形成される
もので、その抵抗値はレーザトリミングにより二周整さ
れる。もちろん、すべてのＩＣリード１２に対して、抵
抗体４を挿入する必要はなく、第３図（ａ）の場合では
、ＧＮＤ用のパッド３Ｇと配線パターン５６とは、直接
つなげている。
抗体４で結ばれる。この抵抗体４は、例えば、抵抗体ペ
ーストをスクリーン印刷し、これを焼成して形成される
もので、その抵抗値はレーザトリミングにより二周整さ
れる。もちろん、すべてのＩＣリード１２に対して、抵
抗体４を挿入する必要はなく、第３図（ａ）の場合では
、ＧＮＤ用のパッド３Ｇと配線パターン５６とは、直接
つなげている。
挿入基板裏面１ｂにおいては、配線パターン５上に誘電
体６が成膜されている。また裏面１ｂ中央部分には絶縁
膜７が形成されている。誘電体６、絶縁Ｍ７上には、Ｇ
ＮＤパターン８が形成されている。このＧＮＤパターン
８は、スルーホール２゜を通して、前記配線パターン５
Ｇに接続している。
体６が成膜されている。また裏面１ｂ中央部分には絶縁
膜７が形成されている。誘電体６、絶縁Ｍ７上には、Ｇ
ＮＤパターン８が形成されている。このＧＮＤパターン
８は、スルーホール２゜を通して、前記配線パターン５
Ｇに接続している。
また、ＧＮＤパターン８も接続部８ａを有しており、配
線パターン５の接続部５ａと共に配列を構成している。
線パターン５の接続部５ａと共に配列を構成している。
誘電体６により、配線パターン５とＣＮＤパターン８と
の間にコンデンサ（Ｃ）が生し、前記抵抗体４とでＲＣ
フィルタ回路が構成される。絶縁膜７は、配線パターン
５とＧＮＤパターン１８との短絡を防止するためのもの
である。
の間にコンデンサ（Ｃ）が生し、前記抵抗体４とでＲＣ
フィルタ回路が構成される。絶縁膜７は、配線パターン
５とＧＮＤパターン１８との短絡を防止するためのもの
である。
また、挿入基板裏面１ｂにおいて、配線パターン接続部
５ａには、はんだ又はＩＫペーストにより、角型面実装
部品ＩＯがマウントされる。この角型面実装部品ＩＯは
、第２図に示すようにアルミナセラミック基板１０ａに
、表面（導電）パターン１０ｂ、裏面（導電）パターン
１０ｃ、側面電極１０ｄ、１０ｅを形成したものである
。
５ａには、はんだ又はＩＫペーストにより、角型面実装
部品ＩＯがマウントされる。この角型面実装部品ＩＯは
、第２図に示すようにアルミナセラミック基板１０ａに
、表面（導電）パターン１０ｂ、裏面（導電）パターン
１０ｃ、側面電極１０ｄ、１０ｅを形成したものである
。
この角型面実装部品１０は、またマザー基板工３上のパ
ッド１４にはんだ付けされる。従ってＩＣリード１２は
、パッド３、抵抗体４、配線パターン５、角型面実装部
品１０の経路で、マザー基板１３上のバンド１４に導通
することとなる。
ッド１４にはんだ付けされる。従ってＩＣリード１２は
、パッド３、抵抗体４、配線パターン５、角型面実装部
品１０の経路で、マザー基板１３上のバンド１４に導通
することとなる。
角型面実装部品ＩＯを用いるのは、挿入基板裏面１ｂに
、誘電体６、ＧＮＤパターン８等が形成されるため、挿
入基板１をマザー基板１３に対して若干浮かして実装す
る必要があるからである。
、誘電体６、ＧＮＤパターン８等が形成されるため、挿
入基板１をマザー基板１３に対して若干浮かして実装す
る必要があるからである。
なお、角型面実装部品１に代えて、金属チップ等を使用
することもでき、適宜変更可能である。
することもでき、適宜変更可能である。
また、スルーホール２を適用しているのは、挿入基板１
上で、抵抗体４及び誘電体６を形成するスペースを得る
ためである。ＲＣフィルタが必要でないＩ Ｃ＋Ｊ−ド
１２については、挿入基板１の側面ＩＣに側面電極を形
成し、パッド３と角型面実装部品１０を導通させること
も可能である。
上で、抵抗体４及び誘電体６を形成するスペースを得る
ためである。ＲＣフィルタが必要でないＩ Ｃ＋Ｊ−ド
１２については、挿入基板１の側面ＩＣに側面電極を形
成し、パッド３と角型面実装部品１０を導通させること
も可能である。
さらに、挿入基板表面１ａに誘電体を、裏面１ｂに抵抗
体をそれぞれ形成することも可能であり、前面１ａ又は
裏面１ｂのいずれか一面に、抵抗体、誘電体の両者を形
成することも可能である。
体をそれぞれ形成することも可能であり、前面１ａ又は
裏面１ｂのいずれか一面に、抵抗体、誘電体の両者を形
成することも可能である。
第４図（ａ）〜（ｄ）は、それぞれ順に実施例電子回路
装置の組み立て工程を順に説明する図である。まず、挿
入基板１を反転し、接続部５ａ、８ａ上に、導電ペース
ト（又は高融点クリームはんだ）９ａを印刷等の手段に
よりのせる〔第４図（ａ）参照〕。
装置の組み立て工程を順に説明する図である。まず、挿
入基板１を反転し、接続部５ａ、８ａ上に、導電ペース
ト（又は高融点クリームはんだ）９ａを印刷等の手段に
よりのせる〔第４図（ａ）参照〕。
次に接続部５ａ、８ａ上に角型面実装部品１０をマウン
トし、導電ペースト９ａをキュア（又は高融点クリーム
はんだをリフロー）するＣ第４図（ｂ）参照〕。
トし、導電ペースト９ａをキュア（又は高融点クリーム
はんだをリフロー）するＣ第４図（ｂ）参照〕。
次に、挿入基板ｌを元に戻し、バンド３上にクリームは
んだ９ｂを印刷等の手段でのせる〔第４図（Ｃ）参照］
。そして、ＩＣＩ １をマウントも、リフローにより、
リード１２をパッド３にはんだ付けする。
んだ９ｂを印刷等の手段でのせる〔第４図（Ｃ）参照］
。そして、ＩＣＩ １をマウントも、リフローにより、
リード１２をパッド３にはんだ付けする。
さらに、マザー基板上３のパッド１４上にクリームはん
だ９ｃを印刷し、角型面実装部品１０がパッド１４上に
位置するように挿入基板ｌをマウントし、リフローして
、角型面実装部品１０をパッド１４にはんだ付けする。
だ９ｃを印刷し、角型面実装部品１０がパッド１４上に
位置するように挿入基板ｌをマウントし、リフローして
、角型面実装部品１０をパッド１４にはんだ付けする。
第５図（ａ）（ｂ）は、変形例に係る挿入基板２１を示
している。挿入基板２１には、表面２１ａから裏面２１
ｂにかけて、スルーホール２２を通して配線パターン２
５が形成されている。表面２１ａにおいて、配線パター
ン２５の端部はパッド２５ｂとされ、裏面２１ｂにおい
て配線パターン２５の端部は接続部２５ａとされる。
している。挿入基板２１には、表面２１ａから裏面２１
ｂにかけて、スルーホール２２を通して配線パターン２
５が形成されている。表面２１ａにおいて、配線パター
ン２５の端部はパッド２５ｂとされ、裏面２１ｂにおい
て配線パターン２５の端部は接続部２５ａとされる。
表面２１ａにおいて、配線パターン２５は、２層のフェ
ライトＮ ２４ ａ、２４ｂに挟まれるようにしてシー
ルドされている。この挿入基板２１も、先の挿入基板１
と同様、角型面実装部品１０を接続部２５ａに取り付け
、ＩＣリード１２をバンド部２５ｂにはんだ付けして、
ｒｃｉ ｔを表面２１ａに取り付け、角型面実装部品Ｉ
Ｏをマザー基板１３のバンド１４にはんだ付けする。
ライトＮ ２４ ａ、２４ｂに挟まれるようにしてシー
ルドされている。この挿入基板２１も、先の挿入基板１
と同様、角型面実装部品１０を接続部２５ａに取り付け
、ＩＣリード１２をバンド部２５ｂにはんだ付けして、
ｒｃｉ ｔを表面２１ａに取り付け、角型面実装部品Ｉ
Ｏをマザー基板１３のバンド１４にはんだ付けする。
（へ）発明の詳細
な説明したように、この発明の電子回路装置は、挿入基
板表面にはパッドを、裏面には導電脚材をそれぞれ対応
させて配備し、挿入基板上には配線パターン及び回路素
子を設けて、前記パッドと、このパッドに対応する導電
脚材とを結ぶ挿入回路を構成し、挿入基板１上乙こは集
積回路装置が実装され、集積回路装置のリードが前記パ
ッドに電気的に接続されると共に、挿入基板もマザー基
板上に実装され、前記導電脚材がマザー基板上のバンド
に電気的に接続されてなるものであるから、挿入基板の
追加が容易で、信顛性の向上を図れる利点を有している
。また、ラインノイズに対して強くすることができる利
点も有している。
板表面にはパッドを、裏面には導電脚材をそれぞれ対応
させて配備し、挿入基板上には配線パターン及び回路素
子を設けて、前記パッドと、このパッドに対応する導電
脚材とを結ぶ挿入回路を構成し、挿入基板１上乙こは集
積回路装置が実装され、集積回路装置のリードが前記パ
ッドに電気的に接続されると共に、挿入基板もマザー基
板上に実装され、前記導電脚材がマザー基板上のバンド
に電気的に接続されてなるものであるから、挿入基板の
追加が容易で、信顛性の向上を図れる利点を有している
。また、ラインノイズに対して強くすることができる利
点も有している。
第１図は、この発明の一実施例に係る電子回路装置の縦
断面図、第２図は、同電子回路装置の角型面実装部品の
拡大継断面図、第３図（ａ）及び第３［］ （ｂｌは、
それぞれ同電子回路装置の挿入基板の表面及び裏面の要
部を示す図、第４図（ａ）、第４図（ｂ）、第４図（Ｃ
）及び第４図（ｄ）は、それぞれ順に同電子回路装置の
組み立て工程を説明する図、第５図（ａ）は、変形例に
係る挿入基板の継断面図、第５図（ｂ）は、同挿入基板
表面の要部拡大斜視図、第６図は、従来の電子回路装置
を説明する図である。 １・２１：挿入基板、 ３・１４・２５ｂ：パッド、４：抵抗体、５・２５：配
線パターン、 ６：誘電体、Ｂ：ＧＮＤパターン、 １０：角型面実装部品、 １１ ： ＩＣ１Ｉ２：
リード、 １３：マザー基板、２４ａ・２
４ｂ＝フ工ライト層。 特許出願人 ローム株式会社代理人 弁
理士 中 村 茂 信第 図 （ａ） 第 図 （ｂ） ａ 第 図 （ａ） 第 図 （ｂ） 第 図 （ａ） 第 図 （Ｃ） 第 図 （ｄ） 第 図
断面図、第２図は、同電子回路装置の角型面実装部品の
拡大継断面図、第３図（ａ）及び第３［］ （ｂｌは、
それぞれ同電子回路装置の挿入基板の表面及び裏面の要
部を示す図、第４図（ａ）、第４図（ｂ）、第４図（Ｃ
）及び第４図（ｄ）は、それぞれ順に同電子回路装置の
組み立て工程を説明する図、第５図（ａ）は、変形例に
係る挿入基板の継断面図、第５図（ｂ）は、同挿入基板
表面の要部拡大斜視図、第６図は、従来の電子回路装置
を説明する図である。 １・２１：挿入基板、 ３・１４・２５ｂ：パッド、４：抵抗体、５・２５：配
線パターン、 ６：誘電体、Ｂ：ＧＮＤパターン、 １０：角型面実装部品、 １１ ： ＩＣ１Ｉ２：
リード、 １３：マザー基板、２４ａ・２
４ｂ＝フ工ライト層。 特許出願人 ローム株式会社代理人 弁
理士 中 村 茂 信第 図 （ａ） 第 図 （ｂ） ａ 第 図 （ａ） 第 図 （ｂ） 第 図 （ａ） 第 図 （Ｃ） 第 図 （ｄ） 第 図
Claims (1)
- （１）挿入基板表面にはパッドを、裏面には導電脚材を
それぞれ対応させて配備し、挿入基板上には配線パター
ン及び回路素子を設けて、前記パッドと、このパッドに
対応する導電脚材とを結ぶ挿入回路を構成し、挿入基板
表面には集積回路装置が実装され、集積回路装置のリー
ドが前記パッドに電気的に接続されると共に、挿入基板
がマザー基板上に実装され、前記導電脚材がマザー基板
上のパッドに電気的に接続されてなる電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2220857A JPH0756908B2 (ja) | 1990-08-21 | 1990-08-21 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2220857A JPH0756908B2 (ja) | 1990-08-21 | 1990-08-21 | 電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04102384A true JPH04102384A (ja) | 1992-04-03 |
| JPH0756908B2 JPH0756908B2 (ja) | 1995-06-14 |
Family
ID=16757634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2220857A Expired - Fee Related JPH0756908B2 (ja) | 1990-08-21 | 1990-08-21 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756908B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327170A (ja) * | 1992-05-19 | 1993-12-10 | Nippon Avionics Co Ltd | 部品実装方法および端子接続変換用プリント配線板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5939964U (ja) * | 1982-09-09 | 1984-03-14 | 株式会社東芝 | 配線板 |
| JPS61205151U (ja) * | 1985-06-14 | 1986-12-24 | ||
| JPH028167U (ja) * | 1988-06-28 | 1990-01-19 | ||
| JPH0284368U (ja) * | 1988-12-17 | 1990-06-29 |
-
1990
- 1990-08-21 JP JP2220857A patent/JPH0756908B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5939964U (ja) * | 1982-09-09 | 1984-03-14 | 株式会社東芝 | 配線板 |
| JPS61205151U (ja) * | 1985-06-14 | 1986-12-24 | ||
| JPH028167U (ja) * | 1988-06-28 | 1990-01-19 | ||
| JPH0284368U (ja) * | 1988-12-17 | 1990-06-29 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327170A (ja) * | 1992-05-19 | 1993-12-10 | Nippon Avionics Co Ltd | 部品実装方法および端子接続変換用プリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0756908B2 (ja) | 1995-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000114686A (ja) | 表面実装部品 | |
| JP3198661B2 (ja) | 誘電体共振器装置およびその実装構造 | |
| US5083237A (en) | Electronic parts and electronic device incorporating the same | |
| JP3767704B2 (ja) | チップ型電子部品 | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JPH11163630A (ja) | 発振器モジュール | |
| JPH03187253A (ja) | 半導体装置 | |
| JPH0745992Y2 (ja) | 電子部品とシールドケースとの接地構造 | |
| JPH0756908B2 (ja) | 電子回路装置 | |
| JP2004031472A (ja) | 配線基板のシールド方法 | |
| JP2785502B2 (ja) | プリント基板 | |
| JPH0742162U (ja) | ハイブリッドｉｃの構造 | |
| JP2538642B2 (ja) | 電子回路部品の実装構造 | |
| JPH04365396A (ja) | 高周波用面実装モジュール | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JP2842013B2 (ja) | 混成集積回路装置 | |
| JP2715957B2 (ja) | 混成集積回路装置 | |
| JPS60143618A (ja) | 電子部品 | |
| JPH06302933A (ja) | チップ部品の実装構造 | |
| JPH02305208A (ja) | 表面実装部品 | |
| JP2000124587A (ja) | 電子回路ユニットのプリント基板への取付構造、並びに電子回路ユニットのプリント基板への取付方法 | |
| JPH0828556B2 (ja) | プリント回路基板 | |
| JPH08162746A (ja) | 回路基板 | |
| JPH0710969U (ja) | プリント基板 | |
| JPH01214197A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |