JPH04103142A - ガラス板パッケージおよび半導体装置 - Google Patents
ガラス板パッケージおよび半導体装置Info
- Publication number
- JPH04103142A JPH04103142A JP2221916A JP22191690A JPH04103142A JP H04103142 A JPH04103142 A JP H04103142A JP 2221916 A JP2221916 A JP 2221916A JP 22191690 A JP22191690 A JP 22191690A JP H04103142 A JPH04103142 A JP H04103142A
- Authority
- JP
- Japan
- Prior art keywords
- glass plate
- semiconductor
- package
- wafer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ガラス板パッケージおよび半導体装置に関し
、特に半導体装置の封正に用いられるパッケージ構造に
適用して有効な技術に関する。
、特に半導体装置の封正に用いられるパッケージ構造に
適用して有効な技術に関する。
たとえば、半導体装置における比較的薄形の封止形態と
しては、従来では、第４図および第５図に例示されるも
のが知られている。
しては、従来では、第４図および第５図に例示されるも
のが知られている。
すなわち、第４図に示される、いわゆるＱＦＰ（Ｑｕａ
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ） は、リードフレー
ム上に半導体ペレットをペレット付けした後、当該半導
体ペレットの外部接続端子とリードフレーム側の個々の
リードとを金線などによって接続し、さらに、半導体ペ
レットおよび金線の周囲を、金型などによって成型され
た樹脂によって封止するものである。
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ） は、リードフレー
ム上に半導体ペレットをペレット付けした後、当該半導
体ペレットの外部接続端子とリードフレーム側の個々の
リードとを金線などによって接続し、さらに、半導体ペ
レットおよび金線の周囲を、金型などによって成型され
た樹脂によって封止するものである。
また第５１！Ｉに示されるＴ Ａ Ｂ （Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）技術では、半導体ペ
レットのボンディング位置などが開口されたベーステー
プの一面に、当該開口部に一端が突出するように金属箔
などからなる複数のリードパターンを被着形成し、半導
体ペレット側などに突設されたバンプ電極を、リードの
突出端部に一括してボンディングし、半導体ペレットの
位筐に樹脂をポツティングして封止した構造となってい
る。
ｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）技術では、半導体ペ
レットのボンディング位置などが開口されたベーステー
プの一面に、当該開口部に一端が突出するように金属箔
などからなる複数のリードパターンを被着形成し、半導
体ペレット側などに突設されたバンプ電極を、リードの
突出端部に一括してボンディングし、半導体ペレットの
位筐に樹脂をポツティングして封止した構造となってい
る。
なお、半導体装置の封止技術について記載されている文
献としては、たとえば、株式会社工業調査会、昭和６１
年１１月１８日発行、「電子材料Ｊ １９８６年１１月
号別冊Ｐ１６０〜Ｐ１６５、がある。
献としては、たとえば、株式会社工業調査会、昭和６１
年１１月１８日発行、「電子材料Ｊ １９８６年１１月
号別冊Ｐ１６０〜Ｐ１６５、がある。
ところが、上慕己の従来技術では、いずれの場合も、所
望の機能の半導体ペレットと外部の実装基板とをリード
を介して単に電気的に接続する構造のものであるため、
たとえばマイクロコンビコータやロジックなどに代表さ
れるカスタム製品の場合には、顧客側から小規模に仕様
が変更されるごとに、個々の半導体ペレットを、ウェハ
プロセスなどの前工程から作り直す必要が生じ、設計か
ら製品完了までの期間が長くなるとともに、製造工程の
管理なども煩雑になるという問題がある。
望の機能の半導体ペレットと外部の実装基板とをリード
を介して単に電気的に接続する構造のものであるため、
たとえばマイクロコンビコータやロジックなどに代表さ
れるカスタム製品の場合には、顧客側から小規模に仕様
が変更されるごとに、個々の半導体ペレットを、ウェハ
プロセスなどの前工程から作り直す必要が生じ、設計か
ら製品完了までの期間が長くなるとともに、製造工程の
管理なども煩雑になるという問題がある。
ＱＦＰやＴＡＢのいずれの場合も、封止途中の形態が、
前工程のウェハとは全く異なるため、半導体ペレットの
ボンディング後の検査や選別工程を、ウェハプロセスに
おける個々の半導体ペレットの検査工程とは別に設ける
必要があり、多品種少量生産が主流のカスタム製品では
、ラインの管理が一層複雑になるという問題がある。
前工程のウェハとは全く異なるため、半導体ペレットの
ボンディング後の検査や選別工程を、ウェハプロセスに
おける個々の半導体ペレットの検査工程とは別に設ける
必要があり、多品種少量生産が主流のカスタム製品では
、ラインの管理が一層複雑になるという問題がある。
そこで、本発明の目的は、製品仕様の変更および多品種
少量生産を容易かつ迅速に実現することが可能なガラス
板パッケージを提供することにある。
少量生産を容易かつ迅速に実現することが可能なガラス
板パッケージを提供することにある。
本発明の他の目的は、製造工程を簡略化することが可能
なガラス板パッケージを提供することにある。
なガラス板パッケージを提供することにある。
本発明のさらに他の目的は、製品仕様の変更および多品
種少量生産を容易かつ迅速に実現することが可能な半導
体装置を提供することにある。
種少量生産を容易かつ迅速に実現することが可能な半導
体装置を提供することにある。
本発明のさらに他の目的は、製造工程を簡略化すること
が可能な半導体装置を提供することにある。
が可能な半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、本発明になるガラス板パッケージは、ウェハ
サイズのガラス板上に、半導体素子、配線構造、バンプ
電極および保護膜の少なくとも一つを備えた複数のパフ
ケージベースをウェハプロセスによって一括して形成す
るようにしたものである。
サイズのガラス板上に、半導体素子、配線構造、バンプ
電極および保護膜の少なくとも一つを備えた複数のパフ
ケージベースをウェハプロセスによって一括して形成す
るようにしたものである。
また、本発明になる半導体装置は、ウェハサイズのガラ
ス板上に、半導体素子、配線構造、バンプ電極および保
護膜の少なくとも一つを備えた複数のパッケージベース
をウェハプロセスによって一括して形成する第１の段階
と、個々のパッケージベース毎に所望の機能の半導体ペ
レットをボンディングする第２の段階と、ポツティング
にょって半導体ペレットを封止する第３の段階と、ガラ
ス板を切断してパッケージベースを個別に分離する第４
の段階とを経て製造されたものである。
ス板上に、半導体素子、配線構造、バンプ電極および保
護膜の少なくとも一つを備えた複数のパッケージベース
をウェハプロセスによって一括して形成する第１の段階
と、個々のパッケージベース毎に所望の機能の半導体ペ
レットをボンディングする第２の段階と、ポツティング
にょって半導体ペレットを封止する第３の段階と、ガラ
ス板を切断してパッケージベースを個別に分離する第４
の段階とを経て製造されたものである。
上記した本発明のガラス板パッケージによれば、製品仕
様の変更などに際しては、パッケージベースを作り直す
か、特定の機能の半導体ペレットを選択してボンディン
グするだけで複雑な工程を要する半導体ペレットそのも
のの製作変更を行う必要がなく、製品仕様の変更や多品
種少量生産の要請に容易かつ迅速に対応することができ
る。
様の変更などに際しては、パッケージベースを作り直す
か、特定の機能の半導体ペレットを選択してボンディン
グするだけで複雑な工程を要する半導体ペレットそのも
のの製作変更を行う必要がなく、製品仕様の変更や多品
種少量生産の要請に容易かつ迅速に対応することができ
る。
また、パッケージベースの製作には通常のウェハプロセ
スにおける製造装置や検査製蓋をそのまま用いることが
できるので、製造工程の簡略化や工程管理の一元化を実
現することができる。
スにおける製造装置や検査製蓋をそのまま用いることが
できるので、製造工程の簡略化や工程管理の一元化を実
現することができる。
また、上記した本発明の半導体装置によれば、ガラス板
上に形成されるパッケージベースに、ウェハプロセスを
用いて製作される半導体素子などによって、たとえば小
規模のロジック、静電破壊対策用の抵抗、ダイオード、
Ｍ ＯＳ （Ｍｅｔａｌ ＯｘｉｄｅＳｅｍｉｃｏｎｄ
ｕｃｔｏｒ） 構造などを作り込むことにより、当該
パッケージベースに搭載される単導体ペレットの機能の
汎用化および小形化を図ることができる。
上に形成されるパッケージベースに、ウェハプロセスを
用いて製作される半導体素子などによって、たとえば小
規模のロジック、静電破壊対策用の抵抗、ダイオード、
Ｍ ＯＳ （Ｍｅｔａｌ ＯｘｉｄｅＳｅｍｉｃｏｎｄ
ｕｃｔｏｒ） 構造などを作り込むことにより、当該
パッケージベースに搭載される単導体ペレットの機能の
汎用化および小形化を図ることができる。
これにより、半導体ペレットに比較して製作所要時間の
短いパッケージベース側を作り直すか、または特定機能
の半導体ペレットを選択してボンディングするだけで、
半導体装置に対する仕様変更や多品種少量生産などの要
請に、短時間で迅速かつ容易に対応することができる。
短いパッケージベース側を作り直すか、または特定機能
の半導体ペレットを選択してボンディングするだけで、
半導体装置に対する仕様変更や多品種少量生産などの要
請に、短時間で迅速かつ容易に対応することができる。
また、パッケージベースがウェハサイズのガラス板上に
ウェハプロセスによって一括して形成されるので、後工
程である当該パッケージベースの作成や検査工程を、ウ
ェハから半導体ペレットを形成する前工程の生産や検査
ラインを共用して遂行することができ、半導体装置の製
造工程の簡略化および工程管理の一元化などを実現する
ことができる。
ウェハプロセスによって一括して形成されるので、後工
程である当該パッケージベースの作成や検査工程を、ウ
ェハから半導体ペレットを形成する前工程の生産や検査
ラインを共用して遂行することができ、半導体装置の製
造工程の簡略化および工程管理の一元化などを実現する
ことができる。
以下、図面を参照しながら、本発明の一実施例であるガ
ラス板パッケージおよび半導体装置の一例について、図
面を参照しながら詳細に説明する。
ラス板パッケージおよび半導体装置の一例について、図
面を参照しながら詳細に説明する。
第１図は、本発明の一実施例であるガラス板パッケージ
および半導体装置の一部を模式的に示す略断面図であり
、第２図はその平面図である。また、第３図は、本実施
例におけるガラス板パッケージおよび半導体装置の製造
工程の一例を示す流れ図である。
および半導体装置の一部を模式的に示す略断面図であり
、第２図はその平面図である。また、第３図は、本実施
例におけるガラス板パッケージおよび半導体装置の製造
工程の一例を示す流れ図である。
なお、第１図は！！２図の線１−１で示される部分の断
面を示しているとともに、同図は、ガラス板上に一括し
て形成される複数個のパッケージベースのほぼ１個分の
形成領域に着目して示している。
面を示しているとともに、同図は、ガラス板上に一括し
て形成される複数個のパッケージベースのほぼ１個分の
形成領域に着目して示している。
まず、汎用の機能を有する半導体ペレット７は、周知の
ウェハプロセスによって図示しない半導体ウェハに一括
して形成され（ステップ２０１）、さらにウェハ状態の
ままで、周知のウェハプロセスなどを用いて個別的に機
能検査がなされ（ステップ２０２） 、その後、ダイシ
ングによって半導体ウェハを分断することにより、複数
の半導体ペレット７が得られる。
ウェハプロセスによって図示しない半導体ウェハに一括
して形成され（ステップ２０１）、さらにウェハ状態の
ままで、周知のウェハプロセスなどを用いて個別的に機
能検査がなされ（ステップ２０２） 、その後、ダイシ
ングによって半導体ウェハを分断することにより、複数
の半導体ペレット７が得られる。
一方、たとえば、酸化シリコンなどからなり、半導体ペ
レットが形成される通常の半導体ウェハと同等の寸法形
状を有するガラス板１の上における個々のパッケージベ
ース１ａの形成領域には、たとえば多結晶シリコンをベ
ースとして、たとえば抵抗、ダイオード、ＭＯ３構造な
どの半導体素子２がそれぞれ形成されている。
レットが形成される通常の半導体ウェハと同等の寸法形
状を有するガラス板１の上における個々のパッケージベ
ース１ａの形成領域には、たとえば多結晶シリコンをベ
ースとして、たとえば抵抗、ダイオード、ＭＯ３構造な
どの半導体素子２がそれぞれ形成されている。
個々のパッケージベース１ａの境界部にはスクライブエ
リア１０が設けられている。
リア１０が設けられている。
これらの半導体素子２の上には、たとえばＰＳＧ（Ｐｈ
ｏｓｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などからなる
層間絶縁膜３を介して、金属配線構造４が形成され、さ
らにこの金属配線構造４の上には、たとえば窒化シリコ
ンやポリイミド樹脂などからなるパフシベーシ運ン５が
被着形成されている。
ｏｓｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などからなる
層間絶縁膜３を介して、金属配線構造４が形成され、さ
らにこの金属配線構造４の上には、たとえば窒化シリコ
ンやポリイミド樹脂などからなるパフシベーシ運ン５が
被着形成されている。
また、金属配線構造４の端部などに対応するパフシベー
シロン５は開口され、たとえば半田やアルミニウムなど
からなるバンプ電極６が突設されている。
シロン５は開口され、たとえば半田やアルミニウムなど
からなるバンプ電極６が突設されている。
以上のように、半導体ペレット７の場合よりもはるかに
簡単なウェハプロセスによってガラス板１の上に複数の
パッケージベース１ａが一括して形成される（ステップ
１０１）。
簡単なウェハプロセスによってガラス板１の上に複数の
パッケージベース１ａが一括して形成される（ステップ
１０１）。
次に、こうして前記ステップ１０１までの工程でバンプ
電極６の形成を終えたガラス板１の上の複数のパッケー
ジベース１ａの各々に対して、図示しないウェハプロー
ブを用いて半導体素子２や金属配線構造４などの機能検
査を行う。この時に用いられるウェハプローブは、ガラ
ス板１が半導体ウェハと同等の寸法形状であるため前述
の半導体ペレット７の製造プロセスと同一のものが用い
られる（ステップ１０２）。
電極６の形成を終えたガラス板１の上の複数のパッケー
ジベース１ａの各々に対して、図示しないウェハプロー
ブを用いて半導体素子２や金属配線構造４などの機能検
査を行う。この時に用いられるウェハプローブは、ガラ
ス板１が半導体ウェハと同等の寸法形状であるため前述
の半導体ペレット７の製造プロセスと同一のものが用い
られる（ステップ１０２）。
次に、個々のパッケージベース１ａの各々に形成された
複数のバンプ電極６の一部には、所望の機能の半導体ペ
レット７が、当該半導体ペレット７の表面に形成されて
いるパッド８（外部接続電極）をボンディングすること
によって搭載される（ステップ１０３）。
複数のバンプ電極６の一部には、所望の機能の半導体ペ
レット７が、当該半導体ペレット７の表面に形成されて
いるパッド８（外部接続電極）をボンディングすること
によって搭載される（ステップ１０３）。
この場合、このボンディング操作は、たとえば、第１図
に示されるように、目的のバンプ電極６に半導体ペレッ
ト７のバッド８を重ね合わせた状態で、ガラス板１の裏
面から、当該ガラス板１を透過するレーザビームＬを目
的のバンプ電極６に照射し、当該バンプ電極６をたとえ
ば２００〜４００℃程度に加熱溶融させることによって
行われる。
に示されるように、目的のバンプ電極６に半導体ペレッ
ト７のバッド８を重ね合わせた状態で、ガラス板１の裏
面から、当該ガラス板１を透過するレーザビームＬを目
的のバンプ電極６に照射し、当該バンプ電極６をたとえ
ば２００〜４００℃程度に加熱溶融させることによって
行われる。
なお、個々のパッケージベース１ａにボンディングされ
る半導体ペレット７の数は本実施例に右いて例示した１
個の場合に限らず、２個以上であってもよいことは言う
までもない。
る半導体ペレット７の数は本実施例に右いて例示した１
個の場合に限らず、２個以上であってもよいことは言う
までもない。
こうして、ガラス板ｌの上における複数のパッケージベ
ース１ａの各々の所定の位置にボンディングされた半導
体ペレット７は、たとえばポツティング技術などの方法
により、レジン９によって封止される（ステップ１０４
）。
ース１ａの各々の所定の位置にボンディングされた半導
体ペレット７は、たとえばポツティング技術などの方法
により、レジン９によって封止される（ステップ１０４
）。
その後、ガラス板１の上の複数のパッケージベース１ａ
の各々に対して、前述の図示しないウェハプローブなど
を用いて、ボンディング済みの半導体ペレット７を含め
た機能検査を行う（ステップ１０５）。
の各々に対して、前述の図示しないウェハプローブなど
を用いて、ボンディング済みの半導体ペレット７を含め
た機能検査を行う（ステップ１０５）。
こうして最終的な検査を終えた後、複数のパッケージベ
ース１ａの各々を単位として、ガラス板１をスクライブ
エリア１０において分断することにより（ステップ１０
６）、個々の半導体装置が完成する。
ース１ａの各々を単位として、ガラス板１をスクライブ
エリア１０において分断することにより（ステップ１０
６）、個々の半導体装置が完成する。
こうして完成した半導体装置は、半導体ペレット７がボ
ンディングされた以外のバンプ電極６を介して、図示し
ない実装基板などにボンディングされて搭載される。
ンディングされた以外のバンプ電極６を介して、図示し
ない実装基板などにボンディングされて搭載される。
そして、本実施例の場合には、随時発生する半導体装置
の仕様変更や、少しずつ機能の異なる製品製造に対する
要求には、ガラス板１に一括して形成される複数のパッ
ケージベース１ａの金属配線構造４や、半導体素子２な
どを適宜作り変えることによって対応する。
の仕様変更や、少しずつ機能の異なる製品製造に対する
要求には、ガラス板１に一括して形成される複数のパッ
ケージベース１ａの金属配線構造４や、半導体素子２な
どを適宜作り変えることによって対応する。
あるいは、汎用の半導体ペレット７の他の特定顧客専用
の機能を有する図示しない他の半導体ペレットを同時に
搭載する場合には、当該特定機能の半導体ベレッ“トと
して、変更仕様に合致したものを選択してボンディング
することにより、仕様変更に対応する。
の機能を有する図示しない他の半導体ペレットを同時に
搭載する場合には、当該特定機能の半導体ベレッ“トと
して、変更仕様に合致したものを選択してボンディング
することにより、仕様変更に対応する。
すなわち、従来のように、半導体ペレット７そのものを
代り変えることによって、多品種少量生産や仕様変更に
対応する場合に比較して、ガラス板１にパッケージベー
ス１ａを形成するプロセスや、特定機能の半導体ペレッ
トを選択してボンディングする操作は、前述のように比
較的簡単であり、このため半導体装置の多品種少量生産
や仕様変更などの要求に迅速かつ容易に対応することが
できる。
代り変えることによって、多品種少量生産や仕様変更に
対応する場合に比較して、ガラス板１にパッケージベー
ス１ａを形成するプロセスや、特定機能の半導体ペレッ
トを選択してボンディングする操作は、前述のように比
較的簡単であり、このため半導体装置の多品種少量生産
や仕様変更などの要求に迅速かつ容易に対応することが
できる。
また、ガラス板１に対して複数のパッケージベース１ａ
を一括して作り込む工程にふける製造装置や検査装置に
は、半導体ペレット７を製造するために用いられる装置
を共用することができ、パッケージベース１ａおよび半
導体ペレット７を含ｔた、半導体装置の製造工程全体が
大幅に簡略化されるとともに、通常では別個になる、半
導体ペレットを製作するまでの前工程と当該半導体ペレ
ットを封止する組立作業などからなる後工程とを一元的
に管理することができる。
を一括して作り込む工程にふける製造装置や検査装置に
は、半導体ペレット７を製造するために用いられる装置
を共用することができ、パッケージベース１ａおよび半
導体ペレット７を含ｔた、半導体装置の製造工程全体が
大幅に簡略化されるとともに、通常では別個になる、半
導体ペレットを製作するまでの前工程と当該半導体ペレ
ットを封止する組立作業などからなる後工程とを一元的
に管理することができる。
また、レーザビームＬの照射によってボンディングを行
うことにより、半導体ペレット７における複数のバッド
８の寸法の微細化などに容易に対応することができる。
うことにより、半導体ペレット７における複数のバッド
８の寸法の微細化などに容易に対応することができる。
なお、上記の説明では、ガラス板１に一括して形成され
るパッケージベース１ａに半導体ペレット７をボンディ
ングして製品の半導体装置としする場合について説明し
たが、半導体ペレット７をボンディングせずに、複数の
パッケージベース１ａに分断して、当該パッケージベー
スｌａを単体として出荷し、使用者側で適宜必要な半導
体ペレットをボンディングして使用するなどの利用形態
をとってもよい。
るパッケージベース１ａに半導体ペレット７をボンディ
ングして製品の半導体装置としする場合について説明し
たが、半導体ペレット７をボンディングせずに、複数の
パッケージベース１ａに分断して、当該パッケージベー
スｌａを単体として出荷し、使用者側で適宜必要な半導
体ペレットをボンディングして使用するなどの利用形態
をとってもよい。
以上本発悶者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、個々のパッケージベースにボンディングされ
る半導体ペレットの個数や、金属配線構造、さらにはバ
ンプ電極の配電位置などは前記実施例中に例示したもの
に限定されない。
る半導体ペレットの個数や、金属配線構造、さらにはバ
ンプ電極の配電位置などは前記実施例中に例示したもの
に限定されない。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、以下のとおりで
ある。
って得られる効果を簡単に説明すれば、以下のとおりで
ある。
すなわち、本発明になるガラス板パッケージによれば、
製品仕様の変更などに際しては、パッケージベースを作
り直すか、特定の機能の半導体ペレットを選択してボン
ディングするだけで複雑な工程を要する半導体ペレット
そのものの製作変更を行う必要がなく、製品仕様の変更
や多品種少量生産の要請に容易かつ迅速に対応すること
ができる。
製品仕様の変更などに際しては、パッケージベースを作
り直すか、特定の機能の半導体ペレットを選択してボン
ディングするだけで複雑な工程を要する半導体ペレット
そのものの製作変更を行う必要がなく、製品仕様の変更
や多品種少量生産の要請に容易かつ迅速に対応すること
ができる。
また、パッケージベースの製作には通常のウェハプロセ
スにおける製造製蓋や検査装萱をそのまま用いることが
できるので、製造工程の簡略化や工程管理の一元化を実
現することができる。
スにおける製造製蓋や検査装萱をそのまま用いることが
できるので、製造工程の簡略化や工程管理の一元化を実
現することができる。
また、上記した本発明の半導体装置によれば、ガラス板
上に形成されるパッケージベースに、ウェハプロセスを
用いて製作される半導体素子などによって、たとえば小
規模のロジック、静電破壊対策用の抵抗、ダイオード、
ＭＯ３構造などを作り込むことにより、当該パッケージ
ベースに搭載される半導体ペレットの機能の汎用化およ
び小形化を図ることができる。これにより、半導体ペレ
ットに比較して製作所要時間の短いパッケージベース側
を作り直すだけで、半導体装置に対する仕様変更や多品
種少量生産などの要請に、短時間で迅速かつ容易に対応
することができる。
上に形成されるパッケージベースに、ウェハプロセスを
用いて製作される半導体素子などによって、たとえば小
規模のロジック、静電破壊対策用の抵抗、ダイオード、
ＭＯ３構造などを作り込むことにより、当該パッケージ
ベースに搭載される半導体ペレットの機能の汎用化およ
び小形化を図ることができる。これにより、半導体ペレ
ットに比較して製作所要時間の短いパッケージベース側
を作り直すだけで、半導体装置に対する仕様変更や多品
種少量生産などの要請に、短時間で迅速かつ容易に対応
することができる。
また、パッケージベースがウェハサイズのガラス板上に
ウェハプロセスによって一括して形成されるので、後工
程である当該パッケージベースの作成や検査工程を、ウ
ェハから半導体ペレットを形成する前工程の生産や検査
ラインを共用して遂行することができ、半導体装置の製
造工程の簡略化および工程管理の一元化などを実現する
ことができる。
ウェハプロセスによって一括して形成されるので、後工
程である当該パッケージベースの作成や検査工程を、ウ
ェハから半導体ペレットを形成する前工程の生産や検査
ラインを共用して遂行することができ、半導体装置の製
造工程の簡略化および工程管理の一元化などを実現する
ことができる。
第１図は、本発明の一実施例であるガラス板パッケージ
および半導体装置の一部を模式的に示す略断面図、 第２図はその平面図、 第３図は、本発明の一実施例であるガラス板パッケージ
および半導体装置の製造工程の一例を示す流れ図、 第４図は、従来の半導体装置の封止技術の一例を示す断
面図、 ！ｓ５図は、同じ〈従来の半導体装置の封止技術の一例
を示す断面図である。 １・・・ガラス板、１ａ・・・パッケージベース、２・
・・半導体素子、３・・・層間絶縁膜、４・・・金属配
線構造、５・・・パッジベージ１ン、６・・・バンプ電
極、？・・・半導体ペレット、８・ ・ ・パッド、９
・・・レジン、ｌＯ・・・スクライブエリア、Ｌ・・・
レーザビーム、１０１〜１０６・・・ガラス板にパッケ
ージベースを形成して半導体装置とする工程の一例を示
す処理ステップ、２０１〜２０２・・・半導体ペレット
の製作工程の一例を示す処理ステップ。
および半導体装置の一部を模式的に示す略断面図、 第２図はその平面図、 第３図は、本発明の一実施例であるガラス板パッケージ
および半導体装置の製造工程の一例を示す流れ図、 第４図は、従来の半導体装置の封止技術の一例を示す断
面図、 ！ｓ５図は、同じ〈従来の半導体装置の封止技術の一例
を示す断面図である。 １・・・ガラス板、１ａ・・・パッケージベース、２・
・・半導体素子、３・・・層間絶縁膜、４・・・金属配
線構造、５・・・パッジベージ１ン、６・・・バンプ電
極、？・・・半導体ペレット、８・ ・ ・パッド、９
・・・レジン、ｌＯ・・・スクライブエリア、Ｌ・・・
レーザビーム、１０１〜１０６・・・ガラス板にパッケ
ージベースを形成して半導体装置とする工程の一例を示
す処理ステップ、２０１〜２０２・・・半導体ペレット
の製作工程の一例を示す処理ステップ。
Claims (1)
- 【特許請求の範囲】 １、ウェハサイズのガラス板上に、半導体素子、配線構
造、バンプ電極および保護膜の少なくとも一つを備えた
複数のパッケージベースをウェハプロセスによって一括
して形成してなることを特徴とするガラス板パッケージ
。 ２、前記バンプ電極に対する所望の機能の半導体ペレッ
トのボンディングが、前記ガラス板の裏面側から当該ガ
ラス板を透過するレーザビームを前記バンプ電極に照射
して行うことを特徴とする請求項１記載のガラス板パッ
ケージ。 ３、ウェハサイズのガラス板上に、半導体素子、配線構
造、バンプ電極および保護膜の少なくとも一つを備えた
複数のパッケージベースをウェハプロセスによって一括
して形成する第１の段階と、個々のパッケージベース毎
に所望の機能の半導体ペレットをボンディングする第２
の段階と、ポッティングによって前記半導体ペレットを
封止する第３の段階と、前記ガラス板を切断して前記パ
ッケージベースを個別に分離する第４の段階とを経て製
造されることを特徴とする半導体装置。 ４、前記半導体ペレットと前記ガラス板上の前記パッケ
ージベースとのボンディングが、前記ガラス板を裏面側
から透過するレーザビームを用いて前記バンプ電極を加
熱することによって行われるようにしたことを特徴とす
る請求項３記載の半導体装置。 ５、前記ガラス板上に一括して形成される複数のパッケ
ージベースの各々に、２個以上の汎用または特定顧客専
用の半導体ペレットをボンディングすることにより、ウ
ェハプロセス以降の後工程で仕様変更要求に対応するよ
うにしたことを特徴とする請求項３または４記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221916A JPH04103142A (ja) | 1990-08-23 | 1990-08-23 | ガラス板パッケージおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221916A JPH04103142A (ja) | 1990-08-23 | 1990-08-23 | ガラス板パッケージおよび半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04103142A true JPH04103142A (ja) | 1992-04-06 |
Family
ID=16774170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2221916A Pending JPH04103142A (ja) | 1990-08-23 | 1990-08-23 | ガラス板パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04103142A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5481082A (en) * | 1993-07-19 | 1996-01-02 | Mitsubishi Denki Kabushiki Kaisha | Apparatus and method for die bonding semiconductor element |
| WO1997003460A1 (en) * | 1995-07-12 | 1997-01-30 | Hoya Corporation | Bare chip mounted board, method of manufacturing the board, and method of forming electrode of bare chip |
| US5648683A (en) * | 1993-08-13 | 1997-07-15 | Kabushiki Kaisha Toshiba | Semiconductor device in which a first resin-encapsulated package is mounted on a second resin-encapsulated package |
| WO1998012744A1 (en) * | 1996-09-20 | 1998-03-26 | Tdk Corporation | Passive electronic parts, ic parts, and wafer |
| JP2989271B2 (ja) * | 1995-07-12 | 1999-12-13 | ホーヤ株式会社 | ベアチップ搭載ボード、ベアチップ搭載ボードの製造方法及びベアチップの電極形成方法 |
| DE10249005A1 (de) * | 2002-10-21 | 2004-05-06 | Siemens Ag | Verfahren zur Herstellung einer Schaltungsanordnung |
| US7241966B2 (en) * | 2004-09-02 | 2007-07-10 | Samsung Electro-Mechanics Co., Ltd. | Wafer level package fabrication method using laser illumination |
-
1990
- 1990-08-23 JP JP2221916A patent/JPH04103142A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5481082A (en) * | 1993-07-19 | 1996-01-02 | Mitsubishi Denki Kabushiki Kaisha | Apparatus and method for die bonding semiconductor element |
| US5648683A (en) * | 1993-08-13 | 1997-07-15 | Kabushiki Kaisha Toshiba | Semiconductor device in which a first resin-encapsulated package is mounted on a second resin-encapsulated package |
| WO1997003460A1 (en) * | 1995-07-12 | 1997-01-30 | Hoya Corporation | Bare chip mounted board, method of manufacturing the board, and method of forming electrode of bare chip |
| JP2989271B2 (ja) * | 1995-07-12 | 1999-12-13 | ホーヤ株式会社 | ベアチップ搭載ボード、ベアチップ搭載ボードの製造方法及びベアチップの電極形成方法 |
| WO1998012744A1 (en) * | 1996-09-20 | 1998-03-26 | Tdk Corporation | Passive electronic parts, ic parts, and wafer |
| DE10249005A1 (de) * | 2002-10-21 | 2004-05-06 | Siemens Ag | Verfahren zur Herstellung einer Schaltungsanordnung |
| US7241966B2 (en) * | 2004-09-02 | 2007-07-10 | Samsung Electro-Mechanics Co., Ltd. | Wafer level package fabrication method using laser illumination |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1360882B1 (en) | Method of making a stackable microcircuit layer strating from a plastic encapsulated microcircuit | |
| US5989982A (en) | Semiconductor device and method of manufacturing the same | |
| US6372527B1 (en) | Methods of making semiconductor chip assemblies | |
| US6043109A (en) | Method of fabricating wafer-level package | |
| US5679977A (en) | Semiconductor chip assemblies, methods of making same and components for same | |
| US7271481B2 (en) | Microelectronic component and assembly having leads with offset portions | |
| US3591839A (en) | Micro-electronic circuit with novel hermetic sealing structure and method of manufacture | |
| US5888847A (en) | Technique for mounting a semiconductor die | |
| US6143588A (en) | Method of making an integrated circuit package employing a transparent encapsulant | |
| US5852326A (en) | Face-up semiconductor chip assembly | |
| JP3544895B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0690076A (ja) | 電子部品の一時的電気接続方法 | |
| JP2557974B2 (ja) | 集積回路チップパッケージ及び方法 | |
| JPH1050887A (ja) | 半導体パッケージング装置及び方法 | |
| GB2057757A (en) | Moulded lead frame dual in-line package and fabrication method therefor | |
| JP2001044229A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH04103142A (ja) | ガラス板パッケージおよび半導体装置 | |
| US20010030370A1 (en) | Microelectronic assembly having encapsulated wire bonding leads | |
| JP4485210B2 (ja) | 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 | |
| JPH11121477A (ja) | 半導体装置およびその製造方法 | |
| KR100288174B1 (ko) | 반도체 펠릿 및 반도체 장치 조립 방법 | |
| US20040256719A1 (en) | MEMS micro-cap wafer level chip scale package | |
| JPH02246127A (ja) | 半導体装置 | |
| JPH11312754A (ja) | 半導体パッケージ、その製造方法及びウェハキャリア | |
| JPH0567717A (ja) | 樹脂封止型半導体装置 |