JPH11121477A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11121477A JPH11121477A JP9288646A JP28864697A JPH11121477A JP H11121477 A JPH11121477 A JP H11121477A JP 9288646 A JP9288646 A JP 9288646A JP 28864697 A JP28864697 A JP 28864697A JP H11121477 A JPH11121477 A JP H11121477A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pad electrode
- electrode
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/859—Bump connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 通常のパッケージ封止品と同程度の信頼性を
実現しながら、ベアチップ実装と同程度の実装効率を有
する半導体装置を提供すること。 【解決手段】 集積回路に電気的に接続されるチップパ
ッド電極２を有する半導体チップ１と、このチップ１上
に配置され、実装用バンプ電極８およびこの電極８に電
気的に接続される基板パッド電極７を有し、チップ１の
外形以下の大きさを有する配線基板５と、チップパッド
電極２と基板パッド電極７とを電気的に接続するボンデ
ィングワイヤ１０と、チップパッド電極２、基板パッド
電極７、ワイヤ１０をそれぞれ外界から封止する樹脂１
１を具備する。
実現しながら、ベアチップ実装と同程度の実装効率を有
する半導体装置を提供すること。 【解決手段】 集積回路に電気的に接続されるチップパ
ッド電極２を有する半導体チップ１と、このチップ１上
に配置され、実装用バンプ電極８およびこの電極８に電
気的に接続される基板パッド電極７を有し、チップ１の
外形以下の大きさを有する配線基板５と、チップパッド
電極２と基板パッド電極７とを電気的に接続するボンデ
ィングワイヤ１０と、チップパッド電極２、基板パッド
電極７、ワイヤ１０をそれぞれ外界から封止する樹脂１
１を具備する。
Description
【０００１】
【発明の属する技術分野】この発明は半導体チップと同
等の大きさのパッケージを有する半導体装置およびその
製造方法に間する。
等の大きさのパッケージを有する半導体装置およびその
製造方法に間する。
【０００２】
【従来の技術】従来より、半導体装置は、集積回路を形
成した半導体チップを、このチップよりも大きいサイズ
のパッケージに収容した形となっている。半導体装置
は、電気的製品の中枢を担うものであり、現在の電気的
製品の多くは、この半導体装置が実装されて、所望の電
気的機能を達成する実装基板を内蔵している。
成した半導体チップを、このチップよりも大きいサイズ
のパッケージに収容した形となっている。半導体装置
は、電気的製品の中枢を担うものであり、現在の電気的
製品の多くは、この半導体装置が実装されて、所望の電
気的機能を達成する実装基板を内蔵している。
【０００３】また、近年、電気的製品の機能の高度化等
により、実装基板上に実装される半導体装置の数、種類
等も格段に多くなってきた。このため、実装密度の向上
が望まれている。実装密度の向上のために有効な手段と
し、パッケージの小型化がある。
により、実装基板上に実装される半導体装置の数、種類
等も格段に多くなってきた。このため、実装密度の向上
が望まれている。実装密度の向上のために有効な手段と
し、パッケージの小型化がある。
【０００４】上記事情に鑑み、最近、チップのサイズ
を、パッケージのサイズと同等としたチップスケールパ
ッケージ（ＣＳＰ）が、盛んに開発されている。しか
し、ＣＳＰにおいても、その多くは、チップを、外部端
子となる電極を有し、チップよりも大きい配線基板の上
に搭載する構造である。このため、パッケージは、チッ
プよりも大きくなっている。
を、パッケージのサイズと同等としたチップスケールパ
ッケージ（ＣＳＰ）が、盛んに開発されている。しか
し、ＣＳＰにおいても、その多くは、チップを、外部端
子となる電極を有し、チップよりも大きい配線基板の上
に搭載する構造である。このため、パッケージは、チッ
プよりも大きくなっている。
【０００５】図１０に、従来のフリップチップ接続型の
ＣＳＰを示す。図１０に示すように、半導体チップ１０
１は、このチップ１０１よりも大きい配線基板１０２
に、バンプ電極１０３を介して接続される。配線基板１
０２とチップ１０１との間には封止樹脂１０４が形成さ
れ、例えばバンプ電極１０３が外部に露出しないように
されている。パッケージ基板１０２の実装面側には実装
用バンプ電極１０５が形成されている。実装用バンプ電
極１０５は、図示せぬ実装基板に接続される。
ＣＳＰを示す。図１０に示すように、半導体チップ１０
１は、このチップ１０１よりも大きい配線基板１０２
に、バンプ電極１０３を介して接続される。配線基板１
０２とチップ１０１との間には封止樹脂１０４が形成さ
れ、例えばバンプ電極１０３が外部に露出しないように
されている。パッケージ基板１０２の実装面側には実装
用バンプ電極１０５が形成されている。実装用バンプ電
極１０５は、図示せぬ実装基板に接続される。
【０００６】図１１は、従来のワイヤボンディング型の
ＣＳＰの断面を示す。図１１に示すように、半導体チッ
プ１０１は、このチップ１０１よりも大きいパッケージ
基板１０２に接着剤１０６により接着されるとともに、
ボンディングワイヤ１０７を介して接続される。封止樹
脂１０８は、パッケージ基板１０２上からボンデングワ
イヤ１０７およびチップ１０１を覆うように形成され
る。パッケージ基板１０２の実装面側には、実装用バン
プ電極１０５が形成され、この実装用バンプ電極１０５
を介して図示せぬ実装基板に電気的に接続される。
ＣＳＰの断面を示す。図１１に示すように、半導体チッ
プ１０１は、このチップ１０１よりも大きいパッケージ
基板１０２に接着剤１０６により接着されるとともに、
ボンディングワイヤ１０７を介して接続される。封止樹
脂１０８は、パッケージ基板１０２上からボンデングワ
イヤ１０７およびチップ１０１を覆うように形成され
る。パッケージ基板１０２の実装面側には、実装用バン
プ電極１０５が形成され、この実装用バンプ電極１０５
を介して図示せぬ実装基板に電気的に接続される。
【０００７】
【発明が解決しようとする課題】このように、パッケー
ジは、チップよりも大きいのが通常である。このため、
り、従来、実装部品（半導体装置）が大型化し、半導体
チップを直接基板に実装する場合に比べて、その実装効
率が著しく低下していた。
ジは、チップよりも大きいのが通常である。このため、
り、従来、実装部品（半導体装置）が大型化し、半導体
チップを直接基板に実装する場合に比べて、その実装効
率が著しく低下していた。
【０００８】この発明は上記事情に鑑みて為されたもの
で、その目的とするところは、通常のパッケージ封止品
と同程度の信頼性を実現しながら、ベアチップ実装と同
程度の実装効率を有する半導体装置およびその製造方法
を提供することにある。
で、その目的とするところは、通常のパッケージ封止品
と同程度の信頼性を実現しながら、ベアチップ実装と同
程度の実装効率を有する半導体装置およびその製造方法
を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の態様では、集積回路に電気的に接
続されるチップパッド電極を有する半導体チップと、前
記半導体チップ上に配置され、前記集積回路の外部端子
となる電極およびこの電極に電気的に接続される基板パ
ッド電極をそれぞれ有する、前記半導体チップの外形以
下の外形を有する配線基板と、前記チップパッド電極と
前記基板パッド電極とを電気的に接続する接続手段と、
前記基板パッド電極および前記接続手段をそれぞれ外界
から封止する封止手段とを具備することを特徴としてい
る。
に、この発明の第１の態様では、集積回路に電気的に接
続されるチップパッド電極を有する半導体チップと、前
記半導体チップ上に配置され、前記集積回路の外部端子
となる電極およびこの電極に電気的に接続される基板パ
ッド電極をそれぞれ有する、前記半導体チップの外形以
下の外形を有する配線基板と、前記チップパッド電極と
前記基板パッド電極とを電気的に接続する接続手段と、
前記基板パッド電極および前記接続手段をそれぞれ外界
から封止する封止手段とを具備することを特徴としてい
る。
【００１０】また、この発明の第２の態様では、集積回
路に電気的に接続されるチップパッド電極を有する半導
体チップと、前記半導体チップ上に配置され、前記集積
回路の外部端子となる電極、この電極に電気的に接続さ
れる基板パッド電極、および前記チップパッド電極に対
応した開孔部を有する、前記半導体チップの外形と実質
的に等しい外形を有する配線基板と、前記チップパッド
電極と前記基板パッド電極とを前記開孔部を介して電気
的に接続する接続手段と、前記チップパッド電極、前記
基板パッド電極および前記接続手段をそれぞれ外界から
封止する封止手段とを具備することを特徴としている。
路に電気的に接続されるチップパッド電極を有する半導
体チップと、前記半導体チップ上に配置され、前記集積
回路の外部端子となる電極、この電極に電気的に接続さ
れる基板パッド電極、および前記チップパッド電極に対
応した開孔部を有する、前記半導体チップの外形と実質
的に等しい外形を有する配線基板と、前記チップパッド
電極と前記基板パッド電極とを前記開孔部を介して電気
的に接続する接続手段と、前記チップパッド電極、前記
基板パッド電極および前記接続手段をそれぞれ外界から
封止する封止手段とを具備することを特徴としている。
【００１１】また、前記封止手段は樹脂であることを特
徴としている。また、前記配線基板の、前記外部端子と
なる電極が形成される領域を囲んで形成された樹脂ダム
をさらに具備し、少なくとも前記接続手段が樹脂により
封止され、前記樹脂ダムにより囲まれた領域が外部に露
呈していることを特徴としている。
徴としている。また、前記配線基板の、前記外部端子と
なる電極が形成される領域を囲んで形成された樹脂ダム
をさらに具備し、少なくとも前記接続手段が樹脂により
封止され、前記樹脂ダムにより囲まれた領域が外部に露
呈していることを特徴としている。
【００１２】また、前記樹脂の上面と前記外部端子とな
る電極の上面とが、互いに同じ平面上にあることを特徴
としている。また、前記半導体装置の外部端子となる電
極が接続される配線パターンを有し、前記半導体装置と
電気的に接続されて所望の電気的製品を構成する実装基
板を有することを特徴としている。
る電極の上面とが、互いに同じ平面上にあることを特徴
としている。また、前記半導体装置の外部端子となる電
極が接続される配線パターンを有し、前記半導体装置と
電気的に接続されて所望の電気的製品を構成する実装基
板を有することを特徴としている。
【００１３】また、その製造方法は、集積回路に電気的
に接続されるチップパッド電極を有する半導体チップ上
に、前記集積回路の外部端子となる電極およびこの電極
に電気的に接続される基板パッド電極をそれぞれ有す
る、前記半導体チップの外形以下の大きさの配線基板を
接着し、前記チップパッド電極と前記基板パッド電極と
を電気的に接続し、前記チップパッド電極、前記基板パ
ッド電極および前記接続手段をそれぞれ外界から封止す
ることを特徴としている。
に接続されるチップパッド電極を有する半導体チップ上
に、前記集積回路の外部端子となる電極およびこの電極
に電気的に接続される基板パッド電極をそれぞれ有す
る、前記半導体チップの外形以下の大きさの配線基板を
接着し、前記チップパッド電極と前記基板パッド電極と
を電気的に接続し、前記チップパッド電極、前記基板パ
ッド電極および前記接続手段をそれぞれ外界から封止す
ることを特徴としている。
【００１４】また、前記チップパッド電極、前記基板パ
ッド電極および前記接続手段をそれぞれ外界からの封止
は、前記チップ上を樹脂により被覆することにより行
い、前記チップ上を樹脂により被覆した後、さらにこの
樹脂の表面を後退させ、前記樹脂の上面と前記外部端子
となる電極の上面とを互いに同じ平面上に位置させるこ
とを特徴としている。
ッド電極および前記接続手段をそれぞれ外界からの封止
は、前記チップ上を樹脂により被覆することにより行
い、前記チップ上を樹脂により被覆した後、さらにこの
樹脂の表面を後退させ、前記樹脂の上面と前記外部端子
となる電極の上面とを互いに同じ平面上に位置させるこ
とを特徴としている。
【００１５】上記構成を有する半導体装置によれば、外
部端子となる電極を有する、チップの外形と実質的に等
しい、あるいはそれ以下の大きさの配線基板をチップの
上に配置する。このため、その大きさは、チップの外形
と実質的に同じにすることができ、例えばベアチップ実
装と同程度の極めて高い実装密度を達成することができ
る。
部端子となる電極を有する、チップの外形と実質的に等
しい、あるいはそれ以下の大きさの配線基板をチップの
上に配置する。このため、その大きさは、チップの外形
と実質的に同じにすることができ、例えばベアチップ実
装と同程度の極めて高い実装密度を達成することができ
る。
【００１６】また、チップパッド電極、基板パッド電極
および接続手段をそれぞれ、外界から封止する封止手段
を有する。このため、通常のパッケージ封止品と同程度
の信頼性を実現できる。
および接続手段をそれぞれ、外界から封止する封止手段
を有する。このため、通常のパッケージ封止品と同程度
の信頼性を実現できる。
【００１７】さらに配線基板がチップパッド電極に対応
した開孔部を有する構成であると、この開孔部に封止手
段を充填でき、接続手段の封止性が向上する。このた
め、信頼性をより向上できる。
した開孔部を有する構成であると、この開孔部に封止手
段を充填でき、接続手段の封止性が向上する。このた
め、信頼性をより向上できる。
【００１８】さらに外部端子となる電極が形成される領
域を囲む樹脂ダムをさらに有する構成によれば、外部端
子となる電極に樹脂が付着する等の事情を解消でき、例
えば実装基板に実装した時、接触不良等の発生を抑制で
き、より容易な実装を実現できる。
域を囲む樹脂ダムをさらに有する構成によれば、外部端
子となる電極に樹脂が付着する等の事情を解消でき、例
えば実装基板に実装した時、接触不良等の発生を抑制で
き、より容易な実装を実現できる。
【００１９】さらに樹脂の上面と外部端子となる電極の
上面とが互いに同じ平面上にある構成によれば、例えば
実装基板に実装した時、外部端子となる電極が樹脂によ
って露出しない構造を得ることができ、より容易に信頼
性の高い構造を得ることができる。
上面とが互いに同じ平面上にある構成によれば、例えば
実装基板に実装した時、外部端子となる電極が樹脂によ
って露出しない構造を得ることができ、より容易に信頼
性の高い構造を得ることができる。
【００２０】
【発明の実施の形態】以下、この発明の実施の形態を、
図面を参照して説明する。なお、この説明に際し、全図
にわたり、共通の部分には共通の参照符号を付す。図１
（Ａ）は、この発明の第１の実施形態に係る半導体装置
の平面図、図１（Ｂ）は、図１（Ａ）中のＢ−Ｂ線に沿
う断面図である。
図面を参照して説明する。なお、この説明に際し、全図
にわたり、共通の部分には共通の参照符号を付す。図１
（Ａ）は、この発明の第１の実施形態に係る半導体装置
の平面図、図１（Ｂ）は、図１（Ａ）中のＢ−Ｂ線に沿
う断面図である。
【００２１】図１（Ａ）、（Ｂ）に示すように、半導体
チップ１の一表面には、チップパッド電極２が形成され
ている。チップパッド電極２は、チップ１の縁に沿って
配列されており、チップ１の内部に形成された図示せぬ
集積回路に電気的に接続される。チップ１の一表面上
は、パッシべーション膜３により被覆されている。パッ
シべーション膜３は、チップパッド電極２に通じる開孔
部４を有している。
チップ１の一表面には、チップパッド電極２が形成され
ている。チップパッド電極２は、チップ１の縁に沿って
配列されており、チップ１の内部に形成された図示せぬ
集積回路に電気的に接続される。チップ１の一表面上
は、パッシべーション膜３により被覆されている。パッ
シべーション膜３は、チップパッド電極２に通じる開孔
部４を有している。
【００２２】パッシべーション膜３上には、チップ１の
外形よりも小さい配線基板５が、接着層６を介して接着
されている。この実施形態における配線基板５は、チッ
プパッド電極２が配列されるパッドエリアの内側に配置
できる程度の大きさである。
外形よりも小さい配線基板５が、接着層６を介して接着
されている。この実施形態における配線基板５は、チッ
プパッド電極２が配列されるパッドエリアの内側に配置
できる程度の大きさである。
【００２３】配線基板５は、その縁に沿って配列された
基板パッド電極７が形成され、基板パッド電極７が配列
された領域の内側に行列状に配列された実装用バンプ電
極８とを有する。基板パッド電極７は、実装用バンプ電
極８と例えば１対１で対応し、対応した基板パッド電極
７と実装用バンプ電極８とは、配線基板５内に形成され
た配線層９を介して互いに接続される。また、基板パッ
ド電極７は、チップパッド電極２に、ボンディングワイ
ヤ１０を介して電気的に接続される。これにより、チッ
プ１内に形成された図示せぬ集積回路は、実装用バンプ
電極８に電気的に接続される。実装用バンプ電極８は、
この半導体装置の外部電極（アウターリード）として機
能する。
基板パッド電極７が形成され、基板パッド電極７が配列
された領域の内側に行列状に配列された実装用バンプ電
極８とを有する。基板パッド電極７は、実装用バンプ電
極８と例えば１対１で対応し、対応した基板パッド電極
７と実装用バンプ電極８とは、配線基板５内に形成され
た配線層９を介して互いに接続される。また、基板パッ
ド電極７は、チップパッド電極２に、ボンディングワイ
ヤ１０を介して電気的に接続される。これにより、チッ
プ１内に形成された図示せぬ集積回路は、実装用バンプ
電極８に電気的に接続される。実装用バンプ電極８は、
この半導体装置の外部電極（アウターリード）として機
能する。
【００２４】チップパッド電極２、配線基板５、基板パ
ッド電極７、ワイヤ１０はそれぞれ、チップ１の一表面
上に形成された樹脂１１により封止されている。なお、
実装用バンプ電極８の一部は、この樹脂１１より露出さ
れている。
ッド電極７、ワイヤ１０はそれぞれ、チップ１の一表面
上に形成された樹脂１１により封止されている。なお、
実装用バンプ電極８の一部は、この樹脂１１より露出さ
れている。
【００２５】次に、その製造方法を説明する。図２
（Ａ）〜図４（Ａ）はそれぞれ、第１の実施形態に係る
半導体装置を、主要な製造工程順に示した平面図であ
る。また、図２（Ｂ）〜図４（Ｂ）はそれぞれ、（Ａ）
図中のＢ−Ｂ線に沿う断面図である。
（Ａ）〜図４（Ａ）はそれぞれ、第１の実施形態に係る
半導体装置を、主要な製造工程順に示した平面図であ
る。また、図２（Ｂ）〜図４（Ｂ）はそれぞれ、（Ａ）
図中のＢ−Ｂ線に沿う断面図である。
【００２６】まず、図２（Ａ）、（Ｂ）に示すように、
チップ１に、チップパッド電極２、パッシベーション膜
３、パッシベーション膜３にチップパッド電極２に通じ
る開孔部４を順次形成する。次いで、パッドエリアの内
側のパッシベーション膜３上に、接着樹脂を塗布、また
は同図に示すように接着シート６を置く、あるいは貼着
する。
チップ１に、チップパッド電極２、パッシベーション膜
３、パッシベーション膜３にチップパッド電極２に通じ
る開孔部４を順次形成する。次いで、パッドエリアの内
側のパッシベーション膜３上に、接着樹脂を塗布、また
は同図に示すように接着シート６を置く、あるいは貼着
する。
【００２７】また、上述のチップ１とは別の工程で、配
線基板５に配線層９、基板パッド電極７、実装用バンプ
電極８をそれぞれ形成する。そして、実装用バンプ電極
８が形成された配線基板５を、図３（Ａ）、（Ｂ）に示
すように接着シート６上に乗せ、接着シート６を介して
チップ１に接着する。
線基板５に配線層９、基板パッド電極７、実装用バンプ
電極８をそれぞれ形成する。そして、実装用バンプ電極
８が形成された配線基板５を、図３（Ａ）、（Ｂ）に示
すように接着シート６上に乗せ、接着シート６を介して
チップ１に接着する。
【００２８】次に、図４（Ａ）、（Ｂ）に示すように、
ワイヤボンディング法を用いて、チップパッド電極２と
基板パッド電極７とを、ボンディングワイヤ１０により
互いに接続する。
ワイヤボンディング法を用いて、チップパッド電極２と
基板パッド電極７とを、ボンディングワイヤ１０により
互いに接続する。
【００２９】次に、図１（Ａ）、（Ｂ）に示すように、
例えばポッティング等の方法を用いて、チップパッド電
極２、配線基板５、基板パッド電極７、ワイヤ１０をそ
れぞれ、実装用バンプ電極８の一部が露出される状態で
封止する。
例えばポッティング等の方法を用いて、チップパッド電
極２、配線基板５、基板パッド電極７、ワイヤ１０をそ
れぞれ、実装用バンプ電極８の一部が露出される状態で
封止する。
【００３０】以上のようにして、第１の実施形態に係る
半導体装置が製造される。図５は、第１の実施形態に係
る半導体装置を、実装基板上に実装した状態を示す図で
ある。
半導体装置が製造される。図５は、第１の実施形態に係
る半導体装置を、実装基板上に実装した状態を示す図で
ある。
【００３１】図５に示すように、実装基板（回路基板）
２１の実装面には、基板フットプリント２２が形成され
ている。第１の実施形態に係る装置の実装用バンプ電極
８は、実装基板２１の実装面に向けられて、この実装面
に形成されたフットプリント２２に接続され、所望の電
気的製品を構成する。
２１の実装面には、基板フットプリント２２が形成され
ている。第１の実施形態に係る装置の実装用バンプ電極
８は、実装基板２１の実装面に向けられて、この実装面
に形成されたフットプリント２２に接続され、所望の電
気的製品を構成する。
【００３２】このような第１の実施形態に係る半導体装
置によれば、図５に示したように、そのまま実装基板２
１に実装することが可能であり、しかも、その大きさ
は、チップ１の外形と同じである。したがって、極めて
高い実装密度、例えばベアチップ実装と同程度の実装効
率で、実装基板２１に実装することができる。
置によれば、図５に示したように、そのまま実装基板２
１に実装することが可能であり、しかも、その大きさ
は、チップ１の外形と同じである。したがって、極めて
高い実装密度、例えばベアチップ実装と同程度の実装効
率で、実装基板２１に実装することができる。
【００３３】また、チップパッド電極２、基板パッド電
極７およびワイヤ１０、即ちチップ１と配線基板５とを
電気的に接続する部分が樹脂１１により封止されてい
る。このため、通常のパッケージ封止品と同程度の信頼
性を実現できる。
極７およびワイヤ１０、即ちチップ１と配線基板５とを
電気的に接続する部分が樹脂１１により封止されてい
る。このため、通常のパッケージ封止品と同程度の信頼
性を実現できる。
【００３４】また、チップ１と配線基板５との電気的な
接続を、ワイヤボンディング法により行うことにより、
例えばフリップチップ接続法による接続に比べ、特に接
続に関した良品率が高くなる。また、ＴＡＢ技術に比べ
ても、ワイヤボンディング法は、同様に良品率や製造コ
ストを抑制できる。このようにアセンブリコストの増加
を抑制できるため、この発明に係る装置は、より低コス
トで生産でき、より低価格の半導体装置を市場に提供で
きる利点もある。
接続を、ワイヤボンディング法により行うことにより、
例えばフリップチップ接続法による接続に比べ、特に接
続に関した良品率が高くなる。また、ＴＡＢ技術に比べ
ても、ワイヤボンディング法は、同様に良品率や製造コ
ストを抑制できる。このようにアセンブリコストの増加
を抑制できるため、この発明に係る装置は、より低コス
トで生産でき、より低価格の半導体装置を市場に提供で
きる利点もある。
【００３５】図６（Ａ）は、この発明の第２の実施形態
に係る半導体装置の平面図、図６（Ｂ）は、図６（Ａ）
中のＢ−Ｂ線に沿う断面図である。図６（Ａ）、（Ｂ）
に示すように、第２の実施形態では、配線基板５に、チ
ップ１の外形と例えば同じ大きさで、チップパッド電極
２それぞれに対応した開孔部３１を有したものを用いて
いる。ワイヤ１０は、開孔部３１を介してチップパッド
電極２と基板パッド電極７とを接続する。
に係る半導体装置の平面図、図６（Ｂ）は、図６（Ａ）
中のＢ−Ｂ線に沿う断面図である。図６（Ａ）、（Ｂ）
に示すように、第２の実施形態では、配線基板５に、チ
ップ１の外形と例えば同じ大きさで、チップパッド電極
２それぞれに対応した開孔部３１を有したものを用いて
いる。ワイヤ１０は、開孔部３１を介してチップパッド
電極２と基板パッド電極７とを接続する。
【００３６】このような第２の実施形態に係る半導体装
置によれば、配線基板５によって、ワイヤ１０の周囲に
樹脂１１を充填できる開孔部３１が得られるので、樹脂
封止の際、ワイヤ１０の封止性を向上できる効果があ
る。
置によれば、配線基板５によって、ワイヤ１０の周囲に
樹脂１１を充填できる開孔部３１が得られるので、樹脂
封止の際、ワイヤ１０の封止性を向上できる効果があ
る。
【００３７】なお、開孔部３１は、図６（Ａ）、（Ｂ）
に示したように一つのチップパッド電極２に一つずつ形
成する他、複数のチップパッド電極２に対して一つずつ
形成しても良く、あるいはチップ１の一辺に沿って配置
されるチップパッド電極２の全てが露出するように、ス
リット状に形成されても良い。
に示したように一つのチップパッド電極２に一つずつ形
成する他、複数のチップパッド電極２に対して一つずつ
形成しても良く、あるいはチップ１の一辺に沿って配置
されるチップパッド電極２の全てが露出するように、ス
リット状に形成されても良い。
【００３８】このように変形されても、ワイヤ１０の周
囲に樹脂１１を充填できる開孔部が得られるので、上記
同様の効果を得ることができる。また、配線基板５の大
きさも、チップ１の外形と同じでなくとも、チップパッ
ド電極２の上を覆い、かつ開孔部３１を形成できる大き
さであれば良い。
囲に樹脂１１を充填できる開孔部が得られるので、上記
同様の効果を得ることができる。また、配線基板５の大
きさも、チップ１の外形と同じでなくとも、チップパッ
ド電極２の上を覆い、かつ開孔部３１を形成できる大き
さであれば良い。
【００３９】図７（Ａ）は、この発明の第３の実施形態
に係る半導体装置の平面図、図７（Ｂ）は、図７（Ａ）
中のＢ−Ｂ線に沿う断面図である。図７（Ａ）、（Ｂ）
に示すように、第３の実施形態では、配線基板５の、基
板パッド電極７が配列される領域の内側に、実装用バン
プ電極８に樹脂１１がかかるのを防ぐための樹脂ダム４
１を形成したものである。
に係る半導体装置の平面図、図７（Ｂ）は、図７（Ａ）
中のＢ−Ｂ線に沿う断面図である。図７（Ａ）、（Ｂ）
に示すように、第３の実施形態では、配線基板５の、基
板パッド電極７が配列される領域の内側に、実装用バン
プ電極８に樹脂１１がかかるのを防ぐための樹脂ダム４
１を形成したものである。
【００４０】このような第３の実施形態に係る半導体装
置によれば、樹脂ダム４１によって、実装用バンプ電極
８に樹脂１１がかかることを抑制できる。このため、例
えば実装用バンプ電極８の表面に付着した樹脂１１を要
因とするような、実装基板との接触不良を抑制すること
ができる。
置によれば、樹脂ダム４１によって、実装用バンプ電極
８に樹脂１１がかかることを抑制できる。このため、例
えば実装用バンプ電極８の表面に付着した樹脂１１を要
因とするような、実装基板との接触不良を抑制すること
ができる。
【００４１】なお、第３の実施形態に係る樹脂ダム４１
は、第２の実施形態に係る開孔部３１を具備した配線基
板５にも形成することができる。図８（Ａ）は、この発
明の第４の実施形態に係る半導体装置の平面図、図８
（Ｂ）は、図８（Ａ）中のＢ−Ｂ線に沿う断面図であ
る。
は、第２の実施形態に係る開孔部３１を具備した配線基
板５にも形成することができる。図８（Ａ）は、この発
明の第４の実施形態に係る半導体装置の平面図、図８
（Ｂ）は、図８（Ａ）中のＢ−Ｂ線に沿う断面図であ
る。
【００４２】図８（Ａ）、（Ｂ）に示すように、第４の
実施形態では、樹脂１１の上面と実装用バンプ電極８の
上面とが、互いに同じ平面上に位置するようにし、実装
バンプ電極８を平坦にしたものである。
実施形態では、樹脂１１の上面と実装用バンプ電極８の
上面とが、互いに同じ平面上に位置するようにし、実装
バンプ電極８を平坦にしたものである。
【００４３】その製造方法は、まず、図９（Ａ）に示す
ように、チップ１上を、実装用バンプ電極８が埋まるよ
うに樹脂１１により封止した後、図９（Ｂ）に示すよう
に、機械加工等により実装用バンプ電極８が露出するよ
うに樹脂１１を削る。
ように、チップ１上を、実装用バンプ電極８が埋まるよ
うに樹脂１１により封止した後、図９（Ｂ）に示すよう
に、機械加工等により実装用バンプ電極８が露出するよ
うに樹脂１１を削る。
【００４４】このような第４の実施形態に係る半導体装
置によれば、例えば実装基板２１に実装した時、実装用
バンプ電極８が樹脂１１により被覆でき、実装用バンプ
電極８が外部に露出しないようにできる。このため、実
装状態において、高い信頼性を得ることができる。
置によれば、例えば実装基板２１に実装した時、実装用
バンプ電極８が樹脂１１により被覆でき、実装用バンプ
電極８が外部に露出しないようにできる。このため、実
装状態において、高い信頼性を得ることができる。
【００４５】なお、第４の実施形態に係る樹脂１１の上
面と実装用バンプ電極８の上面とを互いに同じ平面上に
位置させた装置は、上記第１、第２、第３の実施形態の
いずれにも応用することができる。
面と実装用バンプ電極８の上面とを互いに同じ平面上に
位置させた装置は、上記第１、第２、第３の実施形態の
いずれにも応用することができる。
【００４６】
【発明の効果】以上、説明したように、この発明によれ
ば、通常のパッケージ封止品と同程度の信頼性を実現し
ながら、ベアチップ実装と同程度の実装効率を有する半
導体装置およびその製造方法を提供できる。
ば、通常のパッケージ封止品と同程度の信頼性を実現し
ながら、ベアチップ実装と同程度の実装効率を有する半
導体装置およびその製造方法を提供できる。
【図１】図１（Ａ）は第１の実施形態に係る半導体装置
の平面図、図１（Ｂ）は図１（Ａ）中のＢ−Ｂ線に沿う
断面図。
の平面図、図１（Ｂ）は図１（Ａ）中のＢ−Ｂ線に沿う
断面図。
【図２】図２（Ａ）は第１の実施形態に係る半導体装置
の一製造工程における平面図、図２（Ｂ）は図２（Ａ）
中のＢ−Ｂ線に沿う断面図。
の一製造工程における平面図、図２（Ｂ）は図２（Ａ）
中のＢ−Ｂ線に沿う断面図。
【図３】図３（Ａ）は第１の実施形態に係る半導体装置
の一製造工程における平面図、図３（Ｂ）は図３（Ａ）
中のＢ−Ｂ線に沿う断面図。
の一製造工程における平面図、図３（Ｂ）は図３（Ａ）
中のＢ−Ｂ線に沿う断面図。
【図４】図４（Ａ）は第１の実施形態に係る半導体装置
の一製造工程における平面図、図４（Ｂ）は図４（Ａ）
中のＢ−Ｂ線に沿う断面図。
の一製造工程における平面図、図４（Ｂ）は図４（Ａ）
中のＢ−Ｂ線に沿う断面図。
【図５】図５は第１の実施形態に係る半導体装置の実装
状態を示す図。
状態を示す図。
【図６】図６（Ａ）は第２の実施形態に係る半導体装置
の平面図、図６（Ｂ）は図６（Ａ）中のＢ−Ｂ線に沿う
断面図。
の平面図、図６（Ｂ）は図６（Ａ）中のＢ−Ｂ線に沿う
断面図。
【図７】図７（Ａ）は第３の実施形態に係る半導体装置
の平面図、図７（Ｂ）は図７（Ａ）中のＢ−Ｂ線に沿う
断面図。
の平面図、図７（Ｂ）は図７（Ａ）中のＢ−Ｂ線に沿う
断面図。
【図８】図８（Ａ）は第４の実施形態に係る半導体装置
の平面図、図８（Ｂ）は図８（Ａ）中のＢ−Ｂ線に沿う
断面図。
の平面図、図８（Ｂ）は図８（Ａ）中のＢ−Ｂ線に沿う
断面図。
【図９】図９（Ａ）、（Ｂ）はそれぞれ第４の実施形態
に係る半導体装置の一製造工程における断面図。
に係る半導体装置の一製造工程における断面図。
【図１０】図１０は従来の半導体装置の断面図。
【図１１】図１１は従来の半導体装置の断面図。
１…半導体チップ、 ２…チップパッド電極、 ３…パッシベーション膜、 ４…開孔部、 ５…配線基板、 ６…接着層（接着シート）、 ７…基板パッド電極、 ８…実装用バンプ電極、 ９…配線層、 １０…ボンディングワイヤ、 １１…樹脂、 ２１…実装基板、 ２２…フットプリント、 ３１…開孔部、 ４１…樹脂ダム。
Claims (8)
- 【請求項１】 集積回路に電気的に接続されるチップパ
ッド電極を有する半導体チップと、 前記半導体チップ上に配置され、前記集積回路の外部端
子となる電極およびこの電極に電気的に接続される基板
パッド電極をそれぞれ有する、前記半導体チップの外形
以下の大きさの配線基板と、 前記チップパッド電極と前記基板パッド電極とを電気的
に接続する接続手段と、 前記チップパッド電極、前記基板パッド電極および前記
接続手段をそれぞれ外界から封止する封止手段とを具備
することを特徴とする半導体装置。 - 【請求項２】 集積回路に電気的に接続されるチップパ
ッド電極を有する半導体チップと、 前記半導体チップ上に配置され、前記集積回路の外部端
子となる電極、この電極に電気的に接続される基板パッ
ド電極、および前記チップパッド電極に対応した開孔部
を有する、前記半導体チップの外形と実質的に等しい大
きさの配線基板と、 前記チップパッド電極と前記基板パッド電極とを前記開
孔部を介して電気的に接続する接続手段と、 前記チップパッド電極、前記基板パッド電極および前記
接続手段をそれぞれ外界から封止する封止手段とを具備
することを特徴とする半導体装置。 - 【請求項３】 前記封止手段は樹脂であることを特徴と
する請求項１および請求項２いずれかに記載の半導体装
置。 - 【請求項４】 前記配線基板の、前記外部端子となる電
極が形成される領域を囲んで形成された樹脂ダムをさら
に具備し、 少なくとも前記接続手段が樹脂により封止され、前記樹
脂ダムにより囲まれた領域が外部に露呈していることを
特徴とする請求項１および請求項２いずれかに記載の半
導体装置。 - 【請求項５】 前記樹脂の上面と前記外部端子となる電
極の上面とが、互いに同じ平面上にあることを特徴とす
る請求項３および請求項４いずれかに記載の半導体装
置。 - 【請求項６】 前記半導体装置の外部端子となる電極が
接続される配線パターンを有し、前記半導体装置と電気
的に接続されて所望の電気的製品を構成する実装基板を
有することを特徴とする請求項１乃至請求項５いずれか
一項に記載の半導体装置。 - 【請求項７】集積回路に電気的に接続されるチップパッ
ド電極を有する半導体チップ上に、前記集積回路の外部
端子となる電極およびこの電極に電気的に接続される基
板パッド電極をそれぞれ有する、前記半導体チップの外
形以下の大きさの配線基板を接着する工程と、 前記チップパッド電極と前記基板パッド電極とを電気的
に接続する工程と、 前記チップパッド電極、前記基板パッド電極および前記
接続手段をそれぞれ外界から封止する工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項８】 前記チップパッド電極、前記基板パッド
電極および前記接続手段をそれぞれ外界から封止する工
程は、前記チップ上を樹脂により被覆する工程であり、 前記工程の後、前記樹脂の表面を後退させ、前記樹脂の
上面と前記外部端子となる電極の上面とを互いに同じ平
面上に位置させる工程をさらに具備することを特徴とす
る請求項７に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9288646A JPH11121477A (ja) | 1997-10-21 | 1997-10-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9288646A JPH11121477A (ja) | 1997-10-21 | 1997-10-21 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11121477A true JPH11121477A (ja) | 1999-04-30 |
Family
ID=17732866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9288646A Pending JPH11121477A (ja) | 1997-10-21 | 1997-10-21 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11121477A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004119552A (ja) * | 2002-09-25 | 2004-04-15 | Matsushita Electric Works Ltd | 半導体装置およびその製造方法 |
| JP2005039791A (ja) * | 2003-05-29 | 2005-02-10 | Kyocera Corp | 温度補償水晶発振器 |
| JP2008072762A (ja) * | 2003-05-29 | 2008-03-27 | Kyocera Corp | 温度補償水晶発振器 |
| JP2008530798A (ja) * | 2005-02-11 | 2008-08-07 | ラムバス・インコーポレーテッド | 低速および高速信号経路を有する半導体パッケージ |
| JP2008182767A (ja) * | 2003-05-29 | 2008-08-07 | Kyocera Corp | 水晶発振器 |
| JP2009158801A (ja) * | 2007-12-27 | 2009-07-16 | Elpida Memory Inc | 半導体装置の製造方法および半導体装置 |
| JP2010287900A (ja) * | 2010-07-20 | 2010-12-24 | Oki Semiconductor Co Ltd | 半導体装置 |
-
1997
- 1997-10-21 JP JP9288646A patent/JPH11121477A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004119552A (ja) * | 2002-09-25 | 2004-04-15 | Matsushita Electric Works Ltd | 半導体装置およびその製造方法 |
| JP2005039791A (ja) * | 2003-05-29 | 2005-02-10 | Kyocera Corp | 温度補償水晶発振器 |
| JP2008072762A (ja) * | 2003-05-29 | 2008-03-27 | Kyocera Corp | 温度補償水晶発振器 |
| JP2008182767A (ja) * | 2003-05-29 | 2008-08-07 | Kyocera Corp | 水晶発振器 |
| USRE44368E1 (en) | 2003-05-29 | 2013-07-16 | Kyocera Corporation | Temperature-compensated crystal oscillator |
| JP2008530798A (ja) * | 2005-02-11 | 2008-08-07 | ラムバス・インコーポレーテッド | 低速および高速信号経路を有する半導体パッケージ |
| JP2009158801A (ja) * | 2007-12-27 | 2009-07-16 | Elpida Memory Inc | 半導体装置の製造方法および半導体装置 |
| JP2010287900A (ja) * | 2010-07-20 | 2010-12-24 | Oki Semiconductor Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
| US5847458A (en) | Semiconductor package and device having heads coupled with insulating material | |
| US6642610B2 (en) | Wire bonding method and semiconductor package manufactured using the same | |
| US7061125B2 (en) | Semiconductor package with pattern leads and method for manufacturing the same | |
| US7245008B2 (en) | Ball grid array package, stacked semiconductor package and method for manufacturing the same | |
| US4710798A (en) | Integrated circuit chip package | |
| US6876074B2 (en) | Stack package using flexible double wiring substrate | |
| US7781880B2 (en) | Semiconductor package | |
| US6677219B2 (en) | Method of forming a ball grid array package | |
| US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| JP2002110898A (ja) | 半導体装置 | |
| US7030489B2 (en) | Multi-chip module having bonding wires and method of fabricating the same | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| US20050121773A1 (en) | Method of manufacturing semiconductor device | |
| JP4704800B2 (ja) | 積層型半導体装置及びその製造方法 | |
| JP3295059B2 (ja) | 半導体装置およびそれに用いる半導体チップ | |
| US20070013064A1 (en) | Semiconductor device and electronic apparatus | |
| JPS5988864A (ja) | 半導体装置の製造方法 | |
| US7492038B2 (en) | Semiconductor device | |
| JPH04284663A (ja) | 半導体装置 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| KR100752665B1 (ko) | 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법 | |
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| JP2001118957A (ja) | 半導体装置 |