JPH11312754A - 半導体パッケージ、その製造方法及びウェハキャリア - Google Patents

半導体パッケージ、その製造方法及びウェハキャリア

Info

Publication number
JPH11312754A
JPH11312754A JP10118742A JP11874298A JPH11312754A JP H11312754 A JPH11312754 A JP H11312754A JP 10118742 A JP10118742 A JP 10118742A JP 11874298 A JP11874298 A JP 11874298A JP H11312754 A JPH11312754 A JP H11312754A
Authority
JP
Japan
Prior art keywords
wafer
base member
semiconductor package
sealing resin
wafer carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10118742A
Other languages
English (en)
Other versions
JPH11312754A5 (ja
JP4033969B2 (ja
Inventor
修 ▲高▼橋
Osamu Takahashi
Makoto Saito
誠 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP11874298A priority Critical patent/JP4033969B2/ja
Publication of JPH11312754A publication Critical patent/JPH11312754A/ja
Publication of JPH11312754A5 publication Critical patent/JPH11312754A5/ja
Application granted granted Critical
Publication of JP4033969B2 publication Critical patent/JP4033969B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ＩＣパッケージの薄小化のための従来技術で
は、ダイシングシートを伸ばしたり、剥がしたりする工
程及び上下の枠型を用意して上下別々にモールドする工
程を必要とし、コストダウンに課題があった。 【解決手段】 半導体チップ１を、溝３１を設けたウェ
ハキャリアのベース部材３に搭載した状態でモールドし
て、封止樹脂層４，５を形成し、封止樹脂層５の表面に
バンプを露出させて半導体パッケージを構成した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージ、
その製造方法及びそれに使用されるウェハキャリアに関
するものである。
【０００２】
【従来の技術】従来、半導体パッケージは、半導体チッ
プ（特にＩＣチップ）、金ワイヤ、リードフレーム、モ
ールドパッケージで構成されていた。
【０００３】半導体パッケージの製造方法は、ウェハプ
ロセスで処理を終えたウェハを、粘着フィルムにウェハ
を貼付けるウェハマウント工程を経て、ウェハ内のチッ
プを個に分割するスクライブ工程後、良品のチップを選
別する。
【０００４】その後、リードフレームにチップをボンデ
ィングするダイスボンド工程、リードフレームとチップ
を配線するワイヤボンド工程、配線したワイヤを選別
し、この部品を含めて保護するためエポキシ樹脂により
封止成形（モールド）する。
【０００５】その後、実装を考慮したアウタリードへの
表面処理、アウタリード形状加工を終え、ＩＣの特性を
加味した文字がパッケージ表面に捺印され、特性検査を
経て完成するというのが一般的である。
【０００６】近年、ＩＣチップの高集積化が進み、チッ
プが大型化する半面、その一方で高密度実装が要求され
る。そのため半導体パッケージの薄小化が必然となって
いる。
【０００７】従来のパッケージはチップとリードフレー
ムの配線をパッケージ内部に抱えているため、パッケー
ジの大きさをチップの大きさに近づけることには限界が
ある。
【０００８】そこで、最近では、ＩＣチップの電極パッ
ドにリードピンを取り付け、ＩＣチップを接着していた
ダイシングシートを引き伸ばしてＩＣチップ間に上の型
枠を設定した後、封止用樹脂液をポッティングし、硬化
させ、ダイシングシートを剥がした後、下の型枠を設定
して封止用樹脂液をポッティングし、硬化させたチップ
サイズに近似したＩＣパッケージが提案されている。
【０００９】
【発明が解決しようとする課題】しかしながら、このよ
うなＩＣパッケージ及びその製造方法では、ダイシング
シートを引き伸ばしたり、剥がしたりする工程及び上下
の枠型を用意して上下別々にモールドする工程を必要と
し、工数費等のコストダウンに課題があった。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、ウェハを搭載し、モールド樹脂がウェハ
の裏面に行き届くようにするための溝を設けたベース部
材とキャリアフレームとから成るウェハキャリアを使用
し、ウェハをベース部材に搭載し、チップ分割した状態
でモールドしたものである。
【００１１】
【発明の実施の形態】図１は本発明の半導体パッケージ
の実施形態を示す断面図、図２は同じくその斜視図であ
る。
【００１２】半導体チップ１は複数のボンディングパッ
ドを有しており、そのパッドに接合してバンプ２が形成
され、裏面がベース部材３に接着して搭載されている。
ベース部材３の上面にはチップ１を接着するための接着
剤が塗布され、液状のモールド樹脂がチップ１の裏面に
行き届くようにするための溝３１が形成されている。
【００１３】モールド樹脂は溝３１内で固化して封止樹
脂層４となり、チップ１とベース部材３との密着強度を
高めている。この封止樹脂層４は、ウェハをベース部材
３に搭載してチップ分割し、その状態のままモールド樹
脂でモールドして封止樹脂層５を形成するときに同時に
形成される。
【００１４】封止樹脂層５はチップ１の外表面及びベー
ス部材３の裏面に形成されて、全体を保護する。
【００１５】バンプ２はチップ１の上面に形成された封
止樹脂層５の表面に露出しており、外部への接続端子と
なる。
【００１６】図３はウェハを搭載した状態の本発明のウ
ェハキャリアの実施形態を示す平面図、図４は同じくそ
の正面図である。
【００１７】ウェハキャリア６はベース部材３と外側の
枠であるキャリアフレーム７とで構成され、ウェハ８は
ベース部材３に接着されてウェハキャリア６に搭載され
る。
【００１８】ベース部材３は合成樹脂、放熱効果のある
材料例えば金属で形成され、硬質の合成樹脂又は金属の
場合にはかしめ止め、ねじ止め等でキャリアフレーム７
に固定され、軟質の合成樹脂例えばビニール類の場合は
厚めにして接着剤でキャリアフレーム７に貼付けてい
る。
【００１９】また、ベース部材３の表面には、ウェハ８
の裏面に液状のモールド樹脂が行き届くように流動する
ための溝３１が設けられている。この溝３１はウェハ８
のカッティングライン８１と辺接触しないように斜めに
複数本並行に形成される。斜めに形成するのはカッティ
ングライン８１と点接触する方向に形成するためであ
る。
【００２０】キャリアフレーム７は例えば金属等で形成
され、各製造工程において製造装置への位置決めに使用
されるガイドホール７１が各コーナーの４個所に形成さ
れている。
【００２１】上記のウェハキャリア６は、ウェハマウン
ト工程の従来のフィルムキャリアの役割をし、スクライ
ブ工程では分割されたチップをバラバラにしないための
搬送治具になる。
【００２２】図５はウェハキャリアの一部を拡大した断
面図で、ウェハキャリア６のベース部材３には溝３１が
形成されている。
【００２３】ベース部材３の上面にはウェハ８を搭載す
るための接着剤が塗布されているが、この接着剤はＵＶ
（紫外線）で粘着力を低下されるもの等が使用され、モ
ールド時に熱が加わるため、熱硬化性のものが望まし
い。
【００２４】また、この接着剤は溝３１を形成した後に
スクリーン印刷等で塗布しても、接着剤を塗布した後に
溝３１を形成しても良い。
【００２５】図６は本発明のウェハキャリアの他の実施
形態を示す平面図で、図３とはベース部材に設けた溝が
異なるだけで、他は同じである。
【００２６】ウェハキャリア６のベース部材３には、ウ
ェハ８のカッティングライン８１と辺接触しないように
格子状に形成した溝３２が設けられている。辺接触した
場合には、その部分でカッティングされ、密着強度に影
響するからである。
【００２７】なお、格子状の溝３２の場合は並行の場合
よりウェハ８とベース部材３の密着強度が更に増すこと
になる。
【００２８】図７〜図１２は本発明の半導体パッケージ
の製造方法の実施形態を示す図で、各図は製造工程を示
している。
【００２９】図３に示すように、表面に溝３１を有する
ベース部材３を備えたウェハキャリア６が準備され、ウ
ェハ処理を終えたウェハ８はベース部材３に搭載され、
良品が選別される。
【００３０】ウェハ８は表面に溝３１を有するベース部
材３に搭載された状態で、図７に示したボンディングパ
ッド９にスクリーン印刷等によりボンディング材を塗布
し、又はメッキにより図８に示すようにバンプ２を形成
する。
【００３１】次にウェハ８は、個に分割するため、図９
に示すようにブレード１０によりカッティングライン８
１で精度良く切断され、チップ分割即ち個々のチップ１
に分割される。
【００３２】図１０に示すように、ウェハ８はチップ１
に分割した状態で、ウェハキャリア６のベース部材３に
搭載されたままモールド樹脂により封止され、ウェハ８
のカッティング部を含めた外表面及びベース部材３の裏
面に封止樹脂層５を形成する。このときベース部材３の
溝３１を通してモールド樹脂を流動させて溝３１内に封
止樹脂層４を形成させる。封止樹脂層４の形成によっ
て、チップ１の下面はベース部材３の表面に強く密着す
る。
【００３３】バンプ２は、この際封止樹脂層５の表面に
露出させるために、露出するための金型構造を使用する
か、又はモールド工程後ウェハ８の表面に形成された封
止樹脂層５の表面を研磨してバンプ２を封止樹脂層５の
表面に露出させる工程を追加する。
【００３４】バンプ２は封止樹脂層５の表面に露出し、
外部端子とするため、従来７０〜１００μｍのバンプ高
さを２００μｍ程度又はそれ以上の高さにしている。
【００３５】図１１ではこのバンプ２にプローブ針１１
を接続して電気特性検査を行う。
【００３６】特性検査後、図１２に示すパッケージ分割
工程において、封止樹脂層５で全体を覆っているウェハ
８をウェハキャリア６のベース部材３ごとフルカッティ
ングして個々のパッケージにする。こうして完成した半
導体パッケージが図１及び図２に示したものである。
【００３７】以上のように、本発明の実施形態によれ
ば、半導体チップ１のボンディングパッド９に外部端子
となるバンプ２を形成するので、リードピンを必要とせ
ず、また金線、銀ペースト、リードフレーム等の高価な
部材を使わなくて済み、従来のワイヤボンディング工
程、ワイヤ選別工程、ダイスボンド工程を省くことがで
きる。
【００３８】また、ウェハ８をウェハキャリア６のベー
ス部材３に搭載し、チップ分割した状態でモールドする
ので、ダイシングシートを引き伸ばしたり、剥がしたり
する工程や上下の枠型を用意して上下別々にモールドす
る工程は必要がなくなり、製造プロセスが簡単になり、
部材費、工数費のコストダウンに効果がある。
【００３９】また、ウェハキャリア６のベース部材３の
表面には溝３１や３２を設けてモールド樹脂の流動を良
くして封止樹脂層４を形成しているので、ウェハ８とベ
ース部材３との密着強度が増し、半導体パッケージの品
質上の信頼性が向上する。
【００４０】また、ウェハキャリア６のベース部材３を
金属等の放熱効果のある材料で形成すれば、ウェハ８を
ベース部材３ごとモールドするので放熱性を良くするこ
とができる。
【００４１】更にウェハキャリア６のキャリアフレーム
７には、各製造工程における位置決めに使用されるガイ
ドホール７１が設けられているので、１種類のキャリア
フレーム７を用いて全工程をハンドリングすることがで
きる。
【００４２】
【発明の効果】上記したように、本発明はウェハをウェ
ハキャリアのベース部材に搭載し、チップ分割した状態
でモールドするので、製造工程の簡略化が図れ、コスト
ダウンに貢献することができる。
【００４３】また、ベース部材の表面に溝を設けて封止
樹脂層を形成するので、チップとベース部材との密着強
度が増し、半導体パッケージの信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の半導体パッケージの実施形態を示す断
面図。
【図２】本発明の実施形態を示す斜視図。
【図３】本発明のウェハキャリアの実施形態を示す平面
図。
【図４】本発明の実施形態を示す正面図。
【図５】ウェハキャリアの一部拡大断面図。
【図６】本発明のウェハキャリアの他の実施形態を示す
平面図。
【図７】本発明の製造方法の実施形態を示す図。
【図８】製造工程を示す図。
【図９】製造工程を示す図。
【図１０】製造工程を示す図。
【図１１】製造工程を示す図。
【図１２】製造工程を示す図。
【符号の説明】
１ 半導体チップ ２ バンプ ３ ベース部材 ３１，３２ 溝 ４，５ 封止樹脂層 ６ ウェハキャリア ７ キャリアフレーム ７１ ガイドホール ８ ウェハ ８１ カッティングライン ９ ボンディングパッド １０，１２ ブレード １１ プローブ針

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 複数のボンディングパッドを有する半導
    体チップと、 表面に溝を有し、前記表面に前記チップを搭載するベー
    ス部材と、 前記チップ、前記ベース部材及び前記溝内をモールドし
    た封止樹脂層と、 前記ボンディングパッドに接合して形成され、前記封止
    樹脂層の表面に露出させたバンプと、を備えたことを特
    徴とする半導体パッケージ。
  2. 【請求項２】 前記ベース部材を放熱効果のある材料で
    形成したことを特徴とする請求項１記載の半導体パッケ
    ージ。
  3. 【請求項３】 前記バンプの高さを少なくとも２００μ
    ｍにしたことを特徴とする請求項１又は請求項２記載の
    半導体パッケージ。
  4. 【請求項４】 表面に溝を有するベース部材を準備する
    工程と、 前記ベース部材にウェハ処理を終えたウェハを搭載する
    工程と、 前記ウェハのボンディングパッドに接合するバンプを形
    成する工程と、 前記ベース部材上で前記ウェハを切断してチップ分割す
    る工程と、 前記ウェハ、前記ベース部材及び前記溝内を封止樹脂層
    によりモールドする工程と、 前記封止樹脂層で覆われた前記ウェハをフルカッティン
    グしてパッケージ分割する工程と、を備えたことを特徴
    とする半導体パッケージの製造方法。
  5. 【請求項５】 請求項４記載の製造方法において、 前記封止樹脂層によりモールドする工程の後に、前記ウ
    ェハの表面に形成された封止樹脂層の表面を研磨して前
    記バンプを前記封止樹脂層の表面に露出させる工程を備
    えたことを特徴とする半導体パッケージの製造方法。
  6. 【請求項６】 半導体パッケージの製造方法に使用され
    るウェハキャリアであって、 ウェハを搭載する上面に、モールド樹脂がウェハの裏面
    に行き届くようにするための溝を設けたベース部材と、
    各製造工程において位置決めするためのガイドホールを
    設けたキャリアフレームとで構成したことを特徴とする
    ウェハキャリア。
  7. 【請求項７】 前記溝をウェハのカッティングラインと
    辺接触しないように複数本並行に配置して形成したこと
    を特徴とする請求項６記載のウェハキャリア。
  8. 【請求項８】 前記溝をウェハのカッティングラインと
    点接触する方向に複数本並行に配置して形成したことを
    特徴とする請求項７記載のウェハキャリア。
  9. 【請求項９】 前記溝をウェハのカッティングラインと
    辺接触しないように格子状に形成したことを特徴とする
    請求項６記載のウェハキャリア。
  10. 【請求項１０】 前記ベース部材を合成樹脂で形成した
    ことを特徴とする請求項６から請求項９のいずれかに記
    載のウェハキャリア。
  11. 【請求項１１】 前記ベース部材を放熱効果のある材料
    で形成したことを特徴とする請求項６から請求項９のい
    ずれかに記載のウェハキャリア。
  12. 【請求項１２】 前記ベース部材を金属で形成したこと
    を特徴とする請求項１１記載のウェハキャリア。
JP11874298A 1998-04-28 1998-04-28 半導体パッケージ、その製造方法及びウェハキャリア Expired - Fee Related JP4033969B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11874298A JP4033969B2 (ja) 1998-04-28 1998-04-28 半導体パッケージ、その製造方法及びウェハキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11874298A JP4033969B2 (ja) 1998-04-28 1998-04-28 半導体パッケージ、その製造方法及びウェハキャリア

Publications (3)

Publication Number Publication Date
JPH11312754A true JPH11312754A (ja) 1999-11-09
JPH11312754A5 JPH11312754A5 (ja) 2005-09-22
JP4033969B2 JP4033969B2 (ja) 2008-01-16

Family

ID=14743949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11874298A Expired - Fee Related JP4033969B2 (ja) 1998-04-28 1998-04-28 半導体パッケージ、その製造方法及びウェハキャリア

Country Status (1)

Country Link
JP (1) JP4033969B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267409A (ja) * 2008-04-24 2009-11-12 Mutual-Pak Technology Co Ltd 集積回路デバイス用のパッケージ構造およびパッケージ方法
US7884425B2 (en) 2007-11-16 2011-02-08 Samsung Electronics Co., Ltd. Non-volatile memory devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884425B2 (en) 2007-11-16 2011-02-08 Samsung Electronics Co., Ltd. Non-volatile memory devices
US8217467B2 (en) 2007-11-16 2012-07-10 Samsung Electronics Co., Ltd. Semiconductor memory devices
JP2009267409A (ja) * 2008-04-24 2009-11-12 Mutual-Pak Technology Co Ltd 集積回路デバイス用のパッケージ構造およびパッケージ方法
TWI387076B (zh) * 2008-04-24 2013-02-21 相豐科技股份有限公司 積體電路元件之封裝結構及其製造方法

Also Published As

Publication number Publication date
JP4033969B2 (ja) 2008-01-16

Similar Documents

Publication Publication Date Title
US5696033A (en) Method for packaging a semiconductor die
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6838315B2 (en) Semiconductor device manufacturing method wherein electrode members are exposed from a mounting surface of a resin encapsulator
US7790500B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6043564A (en) Semiconductor device having ball-bonded pads
CN100380614C (zh) 部分构图的引线框架及其制造方法以及在半导体封装中的使用
JPH11121507A (ja) 半導体装置およびその製造方法
JP2003124421A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
JP2000058711A (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
JPH10163405A (ja) 集積回路パッケージ、パッケージ入りウエハおよびウエハ・レベル・パッケージ処理方法
JP2003234359A (ja) 半導体装置の製造方法
US20250183135A1 (en) Lead stabilization in semiconductor packages
US6680220B2 (en) Method of embedding an identifying mark on the resin surface of an encapsulated semiconductor package
JP2000012745A (ja) 半導体パッケージおよびその製造方法
JP2003332542A (ja) 半導体装置およびその製造方法
US6207478B1 (en) Method for manufacturing semiconductor package of center pad type device
JP3683696B2 (ja) 半導体素子の製造方法
US7579680B2 (en) Packaging system for semiconductor devices
JP4033969B2 (ja) 半導体パッケージ、その製造方法及びウェハキャリア
US6772510B1 (en) Mapable tape apply for LOC and BOC packages
JPH088385A (ja) 樹脂封止型半導体装置
JP2000183218A (ja) Ｉｃパッケージの製造方法
JPH09330992A (ja) 半導体装置実装体とその製造方法
JP2003046053A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071024

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees