JPH04103149A - Package sealing method and semiconductor device - Google Patents
Package sealing method and semiconductor deviceInfo
- Publication number
- JPH04103149A JPH04103149A JP2221915A JP22191590A JPH04103149A JP H04103149 A JPH04103149 A JP H04103149A JP 2221915 A JP2221915 A JP 2221915A JP 22191590 A JP22191590 A JP 22191590A JP H04103149 A JPH04103149 A JP H04103149A
- Authority
- JP
- Japan
- Prior art keywords
- brazing material
- cap
- semiconductor element
- base
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
口産業上の利用分野〕
本発明は、パッケージ封止技術および半導体装置に関し
、特に、半導体装置に用いられるパッケージの封止技術
に関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a package sealing technique and a semiconductor device, and particularly to a package sealing technique used for a semiconductor device.
たとえば、半導体装置の封止形態の一例として、セラミ
ックスなどからなるベースに複数の半田バンブなどを介
して半導体素子を搭載した後、断面が凹形のキャップを
ベースに封着して気密封止する構造のものが知られてい
る。For example, as an example of a method of sealing a semiconductor device, a semiconductor element is mounted on a base made of ceramics or the like via multiple solder bumps, and then a cap with a concave cross section is sealed to the base to seal the base hermetically. structure is known.
ところで、上述のように半田バンブを介して半導体素子
を搭載した場合には、半田バンブにおける伝熱面積が小
さいため、動作中に当該半導体素子から発生する熱の放
散が効率良く行われない。By the way, when a semiconductor element is mounted via a solder bump as described above, heat generated from the semiconductor element during operation is not efficiently dissipated because the heat transfer area in the solder bump is small.
このため、たとえば特開昭62−249429号公報な
どの文献に記載されているように、半導体素子の背面と
キャップとの間隙が微小な寸法となるように、半田バン
ブを含めた半導体素子の高さとキャップの内法寸法との
関係を設定し、半導体素子の背面とキャップとの微小な
間隙にはろう材などを充填して接合し、当該接合部を介
した熱伝導によって放熱を効率良く行わせる構造が提案
されている。For this reason, as described in Japanese Patent Application Laid-Open No. 62-249429, for example, the height of the semiconductor element including the solder bumps is increased so that the gap between the back surface of the semiconductor element and the cap becomes minute. The relationship between the back surface of the semiconductor element and the internal dimension of the cap is set, and the minute gap between the back of the semiconductor element and the cap is filled with a brazing material or the like and the bond is made, thereby efficiently dissipating heat through heat conduction through the bond. A structure has been proposed that allows
ところが、上記のような封止構造を有する半導体装置に
おいては、組立手順の関係から、たとえば半導体素子を
ベースに搭載する半田バンブの融点よりも、パッケージ
の封着部や熱伝導用の接合部に用いられるハンダの融点
を低くしなければならないという制約があるため、たと
えば封着部に共晶組成以外のハンダを使用した場合には
、デンドライトの形成によって気密性が劣化するという
問題がある。However, in semiconductor devices with the above-mentioned sealing structure, due to the assembly procedure, the melting point of the solder bump that mounts the semiconductor element on the base is higher than the melting point of the sealing part of the package or the joint for heat conduction. Since there is a restriction that the melting point of the solder used must be low, for example, when a solder other than the eutectic composition is used in the sealing part, there is a problem that the airtightness deteriorates due to the formation of dendrites.
また、封着部を形成するハンダとして、たとえば−様な
単一組成のプリフォームろう材を直接用いる場合には、
空気中に放置される間に表面に形成された自然酸化膜が
封着部に巻き込まれて漏洩経路を形成し、同様に気密性
を劣化させる一因となる。In addition, when a preform brazing filler metal of a single composition such as - is directly used as the solder to form the sealing part,
A natural oxide film formed on the surface while being left in the air gets caught up in the sealing part and forms a leakage path, which also contributes to the deterioration of airtightness.
そこで、本発明の目的は、封着部の気密性を向上させる
ことが可能なパッケージの封止方法を提供することにあ
る。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a method for sealing a package that can improve the airtightness of a sealed portion.
本発明の他の目的は、封着部の気密性の向上と、熱伝導
部を構成する接合部における熱放散詩法の向上とを両立
させることが可能なパッケージの封止方法を提供するこ
とにある。Another object of the present invention is to provide a method for sealing a package that can both improve the airtightness of the sealed portion and improve heat dissipation in the joint portion forming the heat conductive portion. It is in.
本発明の他の目的は、信頼性の貰い半導体装置を提供す
ることにある。Another object of the present invention is to provide a highly reliable semiconductor device.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、本発明になるパッケージの封止方法は、パッ
ケージの構成要素の封着部の気密封止およびパッケージ
内の被封止物と構成要素との接合の少なくとも一方を行
うパッケージ封止方法であって、表裏両面に、内部の第
1のろう材層とは異組成の第2のろう材層を有するプリ
フォームろう材を使用するようにしたものである。That is, the package sealing method according to the present invention is a package sealing method that performs at least one of airtightly sealing the sealed portion of the component of the package and bonding the component to the object to be sealed in the package. In this case, a preform brazing material having second brazing material layers having a composition different from that of the internal first brazing material layer is used on both the front and back surfaces.
また、本発明になる単導体装置は、半導体素子が搭載さ
れるベースと、このベースに封着されるキャップとから
なり、半導体素子とキャップとの間はろう材によって接
合されるようにした半導体装置であって、表裏両面に内
部の第1のろう材層とは異組成の第2のろう材層を有す
るプリフォームろう材を、半導体素子とキャップとの間
で挟圧した状態で溶融させ、表裏両面の第2のろう材に
よる半導体素子とキャップとの接合と、当該接合部から
押し出された第1のろう材によるベースとキャップとの
封着とを同時に行うようにしたものである。7
〔作用〕
上記した本発明のパッケージの封止方法によれば、たと
えば、パッケージを構成するベースに搭載される被封止
物と、同じくパッケージを構成するキャップとの藺に、
強度や気密性に優れたIIのろう材の表裏両面に濡れ性
の良好な組成の第2のろう材を被着させた多層構造のプ
リフォームろう材を挟圧した状態で溶融させ、表裏両面
の濡れ性の良好な第2のろう材層によって被封止物とキ
ャップとの接合を行い、強度や気密性に優れ、当該接合
部から押し出される内部の第1のろう材によってベース
とキャップとの封着を行うことにより、パッケージの封
着部の気密性が確実に向上する。Further, the single conductor device of the present invention includes a base on which a semiconductor element is mounted, and a cap sealed to the base, and the semiconductor element and the cap are bonded using a brazing material. The device melts a preform brazing material having a second brazing material layer having a composition different from that of the internal first brazing material layer on both the front and back surfaces while being pressed between a semiconductor element and a cap. , the bonding between the semiconductor element and the cap using the second brazing filler metal on both the front and back surfaces, and the sealing between the base and the cap using the first brazing filler metal extruded from the bonded portion are performed simultaneously. 7 [Function] According to the package sealing method of the present invention described above, for example, between the sealed object mounted on the base that constitutes the package and the cap that also constitutes the package,
A preform brazing filler metal with a multilayer structure in which a second brazing filler metal with a composition with good wettability is coated on both the front and back sides of a II brazing filler metal that has excellent strength and airtightness is melted under pressure, and both the front and back sides are melted. The object to be sealed and the cap are joined by the second brazing material layer with good wettability, and the base and the cap are bonded together by the internal first brazing material extruded from the joint, which has excellent strength and airtightness. By performing this sealing, the airtightness of the sealed portion of the package is reliably improved.
また、高い気密性が要求される封着部および放熱のため
に高い密着性が要求される接合部の各々に、最適な物性
を有する組成のろう材を供給することが可能となり、パ
ッケージの、封着部における気密性の向上と接合部にお
ける高い密着性による熱放散特性の向上とを両立させる
ことができる。In addition, it is possible to supply a brazing material with an optimal composition to each of the sealing parts that require high airtightness and the joint parts that require high adhesion for heat dissipation. It is possible to achieve both improved airtightness in the sealed portion and improved heat dissipation characteristics due to high adhesion in the bonded portion.
また、本発明になる半導体装置によれば、濡れ性の良好
な第2のろう材によるキャップと半導体素子との接合部
における効果的な放熱と、当該接合部から溶融した状態
で押し出され、酸化膜などを含まず強度や気密性に優れ
た第1のろう材による、ベースとキャップとの封着部に
おける高い気密性および強度の確保とを実現することが
でき、半導体装置の動作の信頼性が向上する。Further, according to the semiconductor device of the present invention, heat is effectively dissipated at the joint between the cap and the semiconductor element by the second brazing material having good wettability, and heat is extruded from the joint in a molten state and oxidized. The first brazing filler metal, which does not contain films and has excellent strength and airtightness, can achieve high airtightness and strength at the sealing part between the base and the cap, increasing the reliability of the operation of the semiconductor device. will improve.
〔実施例1〕
以下、本発明の一実施例であるパッケージの封止方法お
よび半導体装置の一例について図面を参照しながら詳細
に!!胡する。[Example 1] Hereinafter, an example of a package sealing method and a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the drawings! ! Hustle.
第1図(a)〜(C)は、本発明の一実施例である1<
ツケージの封止方法を工程順に示す略断面図である。FIGS. 1(a) to (C) show an embodiment of the present invention, 1<
FIG. 3 is a schematic cross-sectional view showing a method for sealing a cage in order of steps.
なお、本実施例のパッケージ封止方法は、−例として半
導体装置における封止工程に適用される場合について説
明する。Note that the package sealing method of this embodiment will be described with reference to a case where it is applied to a sealing process in a semiconductor device, as an example.
まず、第1図(a)は、本実施例の封止方法に先立つ半
導体装置の各構成部品の配電状態の一例を示している。First, FIG. 1(a) shows an example of the power distribution state of each component of a semiconductor device prior to the sealing method of this embodiment.
同図(a)に示されるように、たとえば、表裏両面に露
出した図示しない接続電極などを相互に接続する図示し
ない多層配線構造が形成され、ムライトその他のセラミ
ックスからなるベース1の上には、複数のバンブ電橋2
を介して、所望の機能を有する集積回路構造が形成され
た半導体素子3が搭載されている。As shown in FIG. 5A, a multilayer wiring structure (not shown) is formed to interconnect connection electrodes (not shown) exposed on both the front and back surfaces, and on a base 1 made of mullite or other ceramics, Multiple Bamboo Electric Bridges 2
A semiconductor element 3 having an integrated circuit structure having a desired function is mounted thereon.
このベース1に対向する位置には、たとえば、断面形状
が略凹形を呈するとともに、熱膨張係数が前記半導体素
子3を構成するシリコンなどの物質にほぼ等しく、当該
ベース10周縁部に封着されて封止空間(キャビティ)
を構成するキャップ4が配置されている。At a position facing the base 1, for example, a material having a substantially concave cross-sectional shape and a coefficient of thermal expansion approximately equal to that of silicon constituting the semiconductor element 3 is sealed to the peripheral edge of the base 10. Sealed space (cavity)
A cap 4 is arranged.
ベース1に搭載された半導体素子3と、キャップ4との
間には、プリフォームろう材5が配置される。A preform brazing material 5 is arranged between the semiconductor element 3 mounted on the base 1 and the cap 4.
ペース10周@部および当該周縁部に封着されるキャッ
プ4の端面には、たとえば、下層から順に、クロム(C
r)、チタン(Ti)、タングステン(111)などの
接着層、ニッケル(Ni)、銅ccu)、プラチナ(p
t)、パラジウム(Pd) 、モリブデン(MO)など
のバリア層、そして最表面には金(^U)などの酸化防
止層の組み合わせで構成されるメタライゼーション6、
メタライゼーション7が形成されている。For example, chromium (C
r), adhesion layers such as titanium (Ti), tungsten (111), nickel (Ni), copper ccu), platinum (p
t), a barrier layer such as palladium (Pd) or molybdenum (MO), and an anti-oxidation layer such as gold (^U) on the outermost surface.
A metallization 7 is formed.
同様に、半導体素子3の背面およびこれに対向するキャ
ップ4の内周面には、前記メタライゼーション6および
7と同様の構造のメタライゼーション8およびメタライ
ゼーション9がそれぞれ形成されている。Similarly, metallization 8 and metallization 9 having the same structure as the metallizations 6 and 7 are formed on the back surface of the semiconductor element 3 and the inner peripheral surface of the cap 4 facing thereto, respectively.
この場合、前述のプリフォームろう材5は中央の板状の
ろう材5aと、この表裏両面に被着されるろう材5bか
らなる多層構造となっている。In this case, the preform brazing material 5 has a multilayer structure consisting of a central plate-shaped brazing material 5a and brazing materials 5b attached to both the front and back surfaces of the brazing material 5a.
表面のろう材5bは、たとえば濡れ性の良好なPb−5
n ハンダなどのI!(Sn)を含有するハンダで構成
され、一方、内部のろう材5aは、たとえば、気密性お
よび強度などに優れたPb−^gハンダなどのような、
錫を含まない共晶ハンダですなわち、デンドライトが生
じない組成構成されている。The surface brazing material 5b is made of, for example, Pb-5 with good wettability.
n I such as solder! (Sn)-containing solder, while the internal brazing filler metal 5a is made of, for example, Pb-^g solder, which has excellent airtightness and strength.
It is composed of eutectic solder that does not contain tin, that is, it has a composition that does not generate dendrites.
なお、ろう材5a、ろう材5bとしては、それぞれ、前
述のような高い気密性および強度、良好な濡れ性などを
満足するものであれば、前述のようなハンダに限らず、
他の組成のものであってもよい。Note that the brazing filler metal 5a and the brazing filler metal 5b are not limited to the above-mentioned solder, as long as they satisfy the above-mentioned high airtightness, strength, good wettability, etc.
Other compositions may also be used.
次に、同1!I(b)に示されるように、ベース1に搭
載された半導体素子3とキャップ4との間に、プリフォ
ームろう材5を挟持させた状態で、ベース1およびキャ
ップ4の積層方向に作用する荷重10によって挟圧する
とともに、プリフォームろう材5の溶融温度に加熱する
。Next, same one! As shown in I(b), the preform brazing material 5 is sandwiched between the semiconductor element 3 mounted on the base 1 and the cap 4, and acts in the stacking direction of the base 1 and the cap 4. It is compressed by a load 10 and heated to the melting temperature of the preform brazing material 5.
このとき、プリフォームろう材5の表裏両面を構成する
濡れ法の良好なろう材5bは、キャップ4の内面のメタ
ライゼーション9および半導体素子3の背面のメタライ
ゼーション8に密着して、伝熱抵抗を増大させるボイド
などを生じることなく半導体素子3の背面とキャップ4
の内面とを接合する熱伝導充填層11を形成する。At this time, the brazing filler metal 5b, which has a good wetting method and constitutes both the front and back surfaces of the preform brazing filler metal 5, is in close contact with the metallization 9 on the inner surface of the cap 4 and the metallization 8 on the back side of the semiconductor element 3, and has resistance to heat transfer. The back surface of the semiconductor element 3 and the cap 4 can be bonded without creating voids that increase the
A thermally conductive filling layer 11 is formed to join the inner surface of the substrate.
同時に、荷重10によって半導体素子3の背面とキャッ
プ4との間隙から押し出された、プリフォームろう材5
の中央層を構成する気密性および強度などに優れた組成
のろう材5aの一部は、酸化被膜などの不純物を含むこ
となく、図中の破線で示される矢印の経路を辿って、所
定の純粋なろう材5aとしてベース1の威縁部に形成さ
れたメタライゼーション6と、これに対応したキャップ
4のメタライゼーション7との間隙に供給され、ベース
1とキャップ4とを気密に封着する封止接合層12を形
成する。At the same time, the preform brazing material 5 is pushed out from the gap between the back surface of the semiconductor element 3 and the cap 4 by the load 10.
A part of the brazing filler metal 5a, which has a composition excellent in airtightness and strength, and which constitutes the central layer of the A pure brazing filler metal 5a is supplied to the gap between the metallization 6 formed on the edge of the base 1 and the corresponding metallization 7 of the cap 4, and hermetically seals the base 1 and the cap 4. A sealing bonding layer 12 is formed.
この際、キャップ4とベース1とで構成される封止空間
の容積の減少を伴うが、キャップ4のメタライゼーショ
ン7とベースlのメタライゼーション6との間隙部から
の脱気および、キャビティ内部からベース1とキャップ
4との封着部の間隙に供給されるろ′う材5aの流れに
よって、キャビティの内外に圧力差を生じることなく、
同図(C)に示されるような封止状態を呈する半導体装
置が得られる。At this time, the volume of the sealed space composed of the cap 4 and the base 1 is reduced, but air is removed from the gap between the metallization 7 of the cap 4 and the metallization 6 of the base 1, and from the inside of the cavity. Due to the flow of the filler material 5a supplied into the gap between the sealed portion of the base 1 and the cap 4, no pressure difference is created between the inside and outside of the cavity.
A semiconductor device exhibiting a sealed state as shown in FIG. 3(C) is obtained.
なお、上述の加熱における雰囲気としては、たとえば酸
素(02)の含有量が10ppm以下の不活性ガス、ま
たは、それに10〜20%の水素(H2)を添加したガ
スを使用する。As the atmosphere for the above-mentioned heating, for example, an inert gas containing 10 ppm or less of oxygen (02) or a gas to which 10 to 20% hydrogen (H2) is added is used.
このように、本実施例のパッケージの封止方法およびそ
れによって組み立てられた半導体装置によれば、半導体
素子3とキャップ4とが、ボイドなどを生じにくい濡れ
性の良好なろう材5bからなる熱伝導充填層11によっ
て接合され、当該接合部を介した熱の放散が効率的に行
われる。また、ベース1とキャップ4とは、強度や気密
性に優れた組成のろう材5aからなる封止接合層12に
よって確実に封着される。As described above, according to the package sealing method of the present embodiment and the semiconductor device assembled using the method, the semiconductor element 3 and the cap 4 are heated using the brazing material 5b, which has good wettability and does not easily cause voids. They are joined by the conductive filling layer 11, and heat is efficiently dissipated through the joint. Further, the base 1 and the cap 4 are reliably sealed by a sealing bonding layer 12 made of a brazing filler metal 5a having a composition excellent in strength and airtightness.
この結果、ベース1にキャップ4を封着してなるパッケ
ージの気密性が確実に同上する。また当該パッケージの
内部に半導体素子3を封止した半導体装置においては、
半導体素子3から発生する熱が、ボイドなどのない熱伝
導充填層11を介して効率良くパッケージの外部に放散
され、動作中の過熱が防止されるとともに、封着部の気
密不良などによる水分の侵入に起因するバンプ電極2の
腐食などが確実に回避され、信頼性が向上する。As a result, the airtightness of the package formed by sealing the cap 4 to the base 1 is ensured. In addition, in a semiconductor device in which a semiconductor element 3 is sealed inside the package,
The heat generated from the semiconductor element 3 is efficiently dissipated to the outside of the package through the thermally conductive filling layer 11 without voids, preventing overheating during operation, and preventing moisture from leaking due to poor airtightness of the sealing part. Corrosion of the bump electrodes 2 due to intrusion is reliably avoided, and reliability is improved.
なお、上記の説明では、ベース1を下に、キャップ4を
上にセットして封止作業を行う場合について説明したが
、これに限らず、両者の上下関係を逆にした姿勢でも同
様の効果が得られる。In addition, in the above explanation, the case where the sealing work is performed with the base 1 set down and the cap 4 set up is explained, but the same effect is not limited to this, and the same effect can be obtained even if the vertical relationship between the two is reversed. is obtained.
〔実施例2〕
第2図(a)〜(C)は、本発明の他の実施例であるパ
ッケージ封正方法および半導体装置の組立作業の一例を
、工程順に示す略断面図である。[Embodiment 2] FIGS. 2(a) to 2(C) are schematic cross-sectional views showing an example of a package sealing method and a semiconductor device assembly operation according to another embodiment of the present invention in the order of steps.
本実施例2の場合には、バンプ電極2を介して半導体素
子3が搭゛載されるベース1aを断面が凹形のセラミッ
クスなどで構成し、キャップ4aを平坦な形状にしたと
ころが、前記実施例1の場合と異なるものである。In the case of the second embodiment, the base 1a on which the semiconductor element 3 is mounted via the bump electrodes 2 is made of ceramic or the like with a concave cross section, and the cap 4a is made flat. This is different from the case of Example 1.
また、本実施例2においては、組立封止作業は、ベース
1aを上に、キャップ4aを下にした姿勢で行う。In the second embodiment, the assembly and sealing work is performed with the base 1a facing up and the cap 4a facing down.
これにより、前記実施例1の場合と同様に、半導体素子
3の背面とキャップ4aとを接合する熱伝導充填層11
が濡れ性の良好なろう材5bによって構成されるため、
半導体素子3から発生する熱の放散を効率良く行うこと
ができるとともに、半導体素子3とキャップ4aとの間
隙から押し出される強度および気密性の優れたろう材5
aによって構成される封止接合層12により封着部の気
密法を向上させることができる。As a result, as in the case of the first embodiment, the thermally conductive filling layer 11 that joins the back surface of the semiconductor element 3 and the cap 4a.
is made of the brazing filler metal 5b with good wettability,
The brazing material 5 is capable of efficiently dissipating heat generated from the semiconductor element 3, and has excellent strength and airtightness and is extruded from the gap between the semiconductor element 3 and the cap 4a.
The sealing bonding layer 12 constituted by a can improve the airtightness of the sealed portion.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor.
たとえば、プリフォームろう材を構成するろう材の組成
は、前記各実施例に例示したものに限定されない。For example, the composition of the brazing material constituting the preform brazing material is not limited to those exemplified in each of the above embodiments.
また、ベースおよびキャップの材質および構造は、前記
各実施例に例示したものに限定されない。Furthermore, the materials and structures of the base and cap are not limited to those exemplified in each of the above embodiments.
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、以下のとおりで
ある。Among the inventions disclosed in this application, the effects obtained by typical inventions are briefly described below.
すなわち、本発明になるパッケージの封止方法によれば
、たとえば、パッケージを構成するベースに搭載される
被封止物とキャップとの間に、強度や気密性に優れた第
1のろう材の表裏両面に濡れ性の良好な組成の第2のろ
う材を被着させた多層構造のプリフォームろう材を挟圧
した状態で溶融させ、表面の濡れ性の良好な第2のろう
材層によって被封止物とキャップとの接合を行い、強度
や気密性に優れ、当該接合部から押し出される内部の1
.1のろう材によってベースとキャップとの封着を行う
ことにより、パッケージの封着部の気密性が確実に向上
する。That is, according to the package sealing method of the present invention, for example, a first brazing filler metal having excellent strength and airtightness is placed between the cap and the object to be sealed mounted on the base of the package. A preform brazing material with a multi-layer structure, in which a second brazing material with a composition with good wettability is coated on both the front and back sides, is melted under pressure. It joins the object to be sealed and the cap, and has excellent strength and airtightness.
.. By sealing the base and the cap using the brazing material No. 1, the airtightness of the sealed portion of the package is reliably improved.
また、高い気密性が要求される封着部および放熱のため
に高い密着性が要求される接合部の各々に最適な物性を
有する組成のろう材を供給することが可能となり、パッ
ケージの封着部における気密性の向上と接合部における
高い密着性による熱放散特性の向上とを両立させること
ができる。In addition, it is possible to supply brazing filler metals with compositions that have optimal physical properties for sealing parts that require high airtightness and joint parts that require high adhesion for heat dissipation, making it possible to seal packages. It is possible to achieve both an improvement in airtightness at the joint portion and an improvement in heat dissipation characteristics due to high adhesion at the joint portion.
また、本発明になる半導体装置によれば、濡れ性の良好
な!2のろう材によるキャップと半導体素子との接合部
における効果的な放熱と、当該接合部から溶融した状態
で押し出され、酸化膜などを含まず強度や気密性に優れ
た第1のろう材による、ベースとキャップとの封着部に
おける高い気密性および強度の確保とを実現することが
でき、半導体装置の動作の信頼性が向上する。Furthermore, the semiconductor device of the present invention has good wettability! Effective heat dissipation at the joint between the cap and the semiconductor element by the second brazing material, and the first brazing material, which is extruded from the joint in a molten state and does not contain an oxide film and has excellent strength and airtightness. , high airtightness and strength can be achieved at the sealed portion between the base and the cap, and the reliability of the operation of the semiconductor device is improved.
第1図(a)〜(C)は、本発明の一実施例であるパッ
ケージの封止方法を工程順に示す略断面図、第2 !!
l (a)〜(C)は、本発明の他の実施例であるパッ
ケージ封正方法および半導体装置の組立作業の一例を、
工程順に示す略断面図である。
1、la・・・ベース、2・・・バンプ電極、3・・・
半導体素子、4,4a・・・キャップ、5・・・プリフ
ォームろう材、5a・・・ろう材(第1のろう材〉、5
b・・・ろう材(第2のろう材)、6,7,8.9・・
・メタライゼーション、10・・・荷重、11・・・熱
伝導充填層、12・・・封止接合層。
第1図
(a)
ム
代理人 弁理士 筒 井 大 和
第
図
(b)
(C)
11:外伝!4兄項層
第
図
(a)1(a) to 1(C) are schematic cross-sectional views showing step by step a method for sealing a package according to an embodiment of the present invention. !
l (a) to (C) illustrate an example of a package sealing method and a semiconductor device assembly work that are other embodiments of the present invention.
It is a schematic sectional view shown in order of steps. 1, la...base, 2...bump electrode, 3...
Semiconductor element, 4, 4a... Cap, 5... Preform brazing filler metal, 5a... Brazing filler metal (first brazing filler metal), 5
b... Brazing metal (second brazing metal), 6, 7, 8.9...
- Metallization, 10... Load, 11... Thermal conductive filling layer, 12... Sealing bonding layer. Figure 1 (a) Mu agent patent attorney Daiwa Tsutsui Figure (b) (C) 11: Gaiden! 4th brother layer diagram (a)
Claims (1)
記パッケージ内の被封止物と前記構成要素との接合の少
なくとも一方を行うパッケージ封止方法であって、表裏
両面に、内部の第1のろう材層とは異組成の第2のろう
材層を有するプリフォームろう材を使用することを特徴
とするパッケージ封止方法。 2、前記構成要素がベースおよびキャップであり、前記
被封止物が前記ベースに搭載される半導体素子であり、
この半導体素子と前記キャップとの間に前記プリフォー
ムろう材を挟圧した状態で溶融させ、表裏両面の前記第
2のろう材層によって前記半導体素子と前記キャップと
の接合を行い、当該接合部から押し出された内部の前記
第1のろう材によって前記ベースとキャップとの封着を
行うことを特徴とする請求項1記載のパッケージ封止方
法。 3、前記プリフォームろう材の表裏両面の第2のろう材
が、前記キャップおよび前記半導体素子の被接着面に対
する濡れ性の良好な組成のろう材からなり、内部の前記
第1のろう材が、気密性および耐応力性に優れた組成の
ろう材からなることを特徴とする請求項1または2記載
のパッケージ封止方法。、 4、半導体素子が搭載されるベースと、このベースに封
着されるキャップとからなり、前記半導体素子と前記キ
ャップとの間はろう材によって接合されるようにした半
導体装置であって、表裏両面に内部の第1のろう材層と
は異組成の第2のろう材層を有するプリフォームろう材
を、前記半導体素子と前記キャップとの間で挟圧した状
態で溶融させ、表裏両面の第2のろう材による前記半導
体素子と前記キャップとの接合と、当該接合部から押し
出された前記第1のろう材による前記ベースとキャップ
との封着とを同時に行ってなる半導体装置。[Scope of Claims] 1. A package sealing method that performs at least one of hermetically sealing a sealed portion of a component of a package and bonding an object to be sealed in the package and the component, the method comprising: A package sealing method characterized in that a preform brazing material is used, which has second brazing material layers on both sides having a composition different from that of the first internal brazing material layer. 2. The constituent elements are a base and a cap, and the object to be sealed is a semiconductor element mounted on the base,
The preform brazing material is melted while being pressed between the semiconductor element and the cap, and the semiconductor element and the cap are bonded by the second brazing material layer on both the front and back surfaces, and the bonded portion is 2. The package sealing method according to claim 1, wherein the base and the cap are sealed by the first brazing material extruded from the inside. 3. The second brazing filler metal on both the front and back surfaces of the preform brazing filler metal is made of a brazing filler metal having a composition that has good wettability to the adhered surfaces of the cap and the semiconductor element, and the first brazing filler metal inside is The package sealing method according to claim 1 or 2, characterized in that the package is made of a brazing material having a composition excellent in airtightness and stress resistance. , 4. A semiconductor device comprising a base on which a semiconductor element is mounted and a cap sealed to the base, the semiconductor element and the cap being joined by a brazing material, the front and back sides A preform brazing material having a second brazing material layer having a composition different from the internal first brazing material layer on both sides is melted while being pressed between the semiconductor element and the cap, and A semiconductor device in which bonding of the semiconductor element and the cap using a second brazing material and sealing of the base and the cap using the first brazing material extruded from the bonding portion are performed simultaneously.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221915A JPH04103149A (en) | 1990-08-23 | 1990-08-23 | Package sealing method and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221915A JPH04103149A (en) | 1990-08-23 | 1990-08-23 | Package sealing method and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04103149A true JPH04103149A (en) | 1992-04-06 |
Family
ID=16774156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2221915A Pending JPH04103149A (en) | 1990-08-23 | 1990-08-23 | Package sealing method and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04103149A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| EP0997938A3 (en) * | 1998-07-08 | 2002-08-14 | Hitachi, Ltd. | Multi-chip module |
| EP1998370A3 (en) * | 2000-08-31 | 2011-02-02 | Intel Corporation | Electronic assembly comprising solderable thermal interface and methods of manufacture |
| JP2018098599A (en) * | 2016-12-12 | 2018-06-21 | 株式会社村田製作所 | Piezoelectric vibrator, module component, and manufacturing methods of piezoelectric vibrator and module component |
-
1990
- 1990-08-23 JP JP2221915A patent/JPH04103149A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| US6354485B1 (en) | 1996-10-24 | 2002-03-12 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| EP0997938A3 (en) * | 1998-07-08 | 2002-08-14 | Hitachi, Ltd. | Multi-chip module |
| EP1998370A3 (en) * | 2000-08-31 | 2011-02-02 | Intel Corporation | Electronic assembly comprising solderable thermal interface and methods of manufacture |
| JP2018098599A (en) * | 2016-12-12 | 2018-06-21 | 株式会社村田製作所 | Piezoelectric vibrator, module component, and manufacturing methods of piezoelectric vibrator and module component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035601B (en) | Include the semiconductor devices of Diffusion Welding layer on sintering silver layer | |
| US4872047A (en) | Semiconductor die attach system | |
| CN101681888B (en) | Electronic part apparatus and process for manufacturing the same | |
| US7429502B2 (en) | Integrated circuit device incorporating metallurgical bond to enhance thermal conduction to a heat sink | |
| TW200829361A (en) | Connecting material, method for manufacturing connecting material, and semiconductor device | |
| JP2014078718A (en) | Electronic component device and manufacturing method thereof | |
| JP5968046B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| CN101510514B (en) | Substrate for mounting electronic part and electronic part | |
| US4978052A (en) | Semiconductor die attach system | |
| JPH0823002A (en) | Semiconductor device and manufacturing method thereof | |
| JPH04103149A (en) | Package sealing method and semiconductor device | |
| JPH0347673A (en) | Solder surface joining method and semiconductor integrated circuit device using its method | |
| WO1998041354A1 (en) | Method of solid-phase welding members | |
| JPH0637403A (en) | Semiconductor laser device | |
| JP3022765B2 (en) | Semiconductor device and semiconductor element mounting method | |
| JPH03187247A (en) | Semiconductor integrated circuit device and fabrication thereof | |
| JPH0228351A (en) | Semiconductor device | |
| JPH03108361A (en) | Semiconductor integrated circuit device | |
| JPH04315456A (en) | Semiconductor device of microchip carrier structure | |
| JPH0483366A (en) | Semiconductor integrated circuit device and its manufacture | |
| JPH03142860A (en) | Manufacture of semiconductor integrated circuit device | |
| JPS6370545A (en) | semiconductor package | |
| JPH02248372A (en) | Method for joining members with different wettability of brazing filler metals, the bonded body, and the brazing filler metal for bonding | |
| JPH03296237A (en) | Rear surface joining method of semiconductor chip for thermal conduction and semiconductor device using it | |
| JPH05206313A (en) | Semiconductor integrated circuit device and manufacturing method thereof |