JPH04103149A - パッケージ封止方法および半導体装置 - Google Patents
パッケージ封止方法および半導体装置Info
- Publication number
- JPH04103149A JPH04103149A JP2221915A JP22191590A JPH04103149A JP H04103149 A JPH04103149 A JP H04103149A JP 2221915 A JP2221915 A JP 2221915A JP 22191590 A JP22191590 A JP 22191590A JP H04103149 A JPH04103149 A JP H04103149A
- Authority
- JP
- Japan
- Prior art keywords
- brazing material
- cap
- semiconductor element
- base
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
口産業上の利用分野〕
本発明は、パッケージ封止技術および半導体装置に関し
、特に、半導体装置に用いられるパッケージの封止技術
に関する。
、特に、半導体装置に用いられるパッケージの封止技術
に関する。
たとえば、半導体装置の封止形態の一例として、セラミ
ックスなどからなるベースに複数の半田バンブなどを介
して半導体素子を搭載した後、断面が凹形のキャップを
ベースに封着して気密封止する構造のものが知られてい
る。
ックスなどからなるベースに複数の半田バンブなどを介
して半導体素子を搭載した後、断面が凹形のキャップを
ベースに封着して気密封止する構造のものが知られてい
る。
ところで、上述のように半田バンブを介して半導体素子
を搭載した場合には、半田バンブにおける伝熱面積が小
さいため、動作中に当該半導体素子から発生する熱の放
散が効率良く行われない。
を搭載した場合には、半田バンブにおける伝熱面積が小
さいため、動作中に当該半導体素子から発生する熱の放
散が効率良く行われない。
このため、たとえば特開昭62−249429号公報な
どの文献に記載されているように、半導体素子の背面と
キャップとの間隙が微小な寸法となるように、半田バン
ブを含めた半導体素子の高さとキャップの内法寸法との
関係を設定し、半導体素子の背面とキャップとの微小な
間隙にはろう材などを充填して接合し、当該接合部を介
した熱伝導によって放熱を効率良く行わせる構造が提案
されている。
どの文献に記載されているように、半導体素子の背面と
キャップとの間隙が微小な寸法となるように、半田バン
ブを含めた半導体素子の高さとキャップの内法寸法との
関係を設定し、半導体素子の背面とキャップとの微小な
間隙にはろう材などを充填して接合し、当該接合部を介
した熱伝導によって放熱を効率良く行わせる構造が提案
されている。
ところが、上記のような封止構造を有する半導体装置に
おいては、組立手順の関係から、たとえば半導体素子を
ベースに搭載する半田バンブの融点よりも、パッケージ
の封着部や熱伝導用の接合部に用いられるハンダの融点
を低くしなければならないという制約があるため、たと
えば封着部に共晶組成以外のハンダを使用した場合には
、デンドライトの形成によって気密性が劣化するという
問題がある。
おいては、組立手順の関係から、たとえば半導体素子を
ベースに搭載する半田バンブの融点よりも、パッケージ
の封着部や熱伝導用の接合部に用いられるハンダの融点
を低くしなければならないという制約があるため、たと
えば封着部に共晶組成以外のハンダを使用した場合には
、デンドライトの形成によって気密性が劣化するという
問題がある。
また、封着部を形成するハンダとして、たとえば−様な
単一組成のプリフォームろう材を直接用いる場合には、
空気中に放置される間に表面に形成された自然酸化膜が
封着部に巻き込まれて漏洩経路を形成し、同様に気密性
を劣化させる一因となる。
単一組成のプリフォームろう材を直接用いる場合には、
空気中に放置される間に表面に形成された自然酸化膜が
封着部に巻き込まれて漏洩経路を形成し、同様に気密性
を劣化させる一因となる。
そこで、本発明の目的は、封着部の気密性を向上させる
ことが可能なパッケージの封止方法を提供することにあ
る。
ことが可能なパッケージの封止方法を提供することにあ
る。
本発明の他の目的は、封着部の気密性の向上と、熱伝導
部を構成する接合部における熱放散詩法の向上とを両立
させることが可能なパッケージの封止方法を提供するこ
とにある。
部を構成する接合部における熱放散詩法の向上とを両立
させることが可能なパッケージの封止方法を提供するこ
とにある。
本発明の他の目的は、信頼性の貰い半導体装置を提供す
ることにある。
ることにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、本発明になるパッケージの封止方法は、パッ
ケージの構成要素の封着部の気密封止およびパッケージ
内の被封止物と構成要素との接合の少なくとも一方を行
うパッケージ封止方法であって、表裏両面に、内部の第
1のろう材層とは異組成の第2のろう材層を有するプリ
フォームろう材を使用するようにしたものである。
ケージの構成要素の封着部の気密封止およびパッケージ
内の被封止物と構成要素との接合の少なくとも一方を行
うパッケージ封止方法であって、表裏両面に、内部の第
1のろう材層とは異組成の第2のろう材層を有するプリ
フォームろう材を使用するようにしたものである。
また、本発明になる単導体装置は、半導体素子が搭載さ
れるベースと、このベースに封着されるキャップとから
なり、半導体素子とキャップとの間はろう材によって接
合されるようにした半導体装置であって、表裏両面に内
部の第1のろう材層とは異組成の第2のろう材層を有す
るプリフォームろう材を、半導体素子とキャップとの間
で挟圧した状態で溶融させ、表裏両面の第2のろう材に
よる半導体素子とキャップとの接合と、当該接合部から
押し出された第1のろう材によるベースとキャップとの
封着とを同時に行うようにしたものである。7 〔作用〕 上記した本発明のパッケージの封止方法によれば、たと
えば、パッケージを構成するベースに搭載される被封止
物と、同じくパッケージを構成するキャップとの藺に、
強度や気密性に優れたIIのろう材の表裏両面に濡れ性
の良好な組成の第2のろう材を被着させた多層構造のプ
リフォームろう材を挟圧した状態で溶融させ、表裏両面
の濡れ性の良好な第2のろう材層によって被封止物とキ
ャップとの接合を行い、強度や気密性に優れ、当該接合
部から押し出される内部の第1のろう材によってベース
とキャップとの封着を行うことにより、パッケージの封
着部の気密性が確実に向上する。
れるベースと、このベースに封着されるキャップとから
なり、半導体素子とキャップとの間はろう材によって接
合されるようにした半導体装置であって、表裏両面に内
部の第1のろう材層とは異組成の第2のろう材層を有す
るプリフォームろう材を、半導体素子とキャップとの間
で挟圧した状態で溶融させ、表裏両面の第2のろう材に
よる半導体素子とキャップとの接合と、当該接合部から
押し出された第1のろう材によるベースとキャップとの
封着とを同時に行うようにしたものである。7 〔作用〕 上記した本発明のパッケージの封止方法によれば、たと
えば、パッケージを構成するベースに搭載される被封止
物と、同じくパッケージを構成するキャップとの藺に、
強度や気密性に優れたIIのろう材の表裏両面に濡れ性
の良好な組成の第2のろう材を被着させた多層構造のプ
リフォームろう材を挟圧した状態で溶融させ、表裏両面
の濡れ性の良好な第2のろう材層によって被封止物とキ
ャップとの接合を行い、強度や気密性に優れ、当該接合
部から押し出される内部の第1のろう材によってベース
とキャップとの封着を行うことにより、パッケージの封
着部の気密性が確実に向上する。
また、高い気密性が要求される封着部および放熱のため
に高い密着性が要求される接合部の各々に、最適な物性
を有する組成のろう材を供給することが可能となり、パ
ッケージの、封着部における気密性の向上と接合部にお
ける高い密着性による熱放散特性の向上とを両立させる
ことができる。
に高い密着性が要求される接合部の各々に、最適な物性
を有する組成のろう材を供給することが可能となり、パ
ッケージの、封着部における気密性の向上と接合部にお
ける高い密着性による熱放散特性の向上とを両立させる
ことができる。
また、本発明になる半導体装置によれば、濡れ性の良好
な第2のろう材によるキャップと半導体素子との接合部
における効果的な放熱と、当該接合部から溶融した状態
で押し出され、酸化膜などを含まず強度や気密性に優れ
た第1のろう材による、ベースとキャップとの封着部に
おける高い気密性および強度の確保とを実現することが
でき、半導体装置の動作の信頼性が向上する。
な第2のろう材によるキャップと半導体素子との接合部
における効果的な放熱と、当該接合部から溶融した状態
で押し出され、酸化膜などを含まず強度や気密性に優れ
た第1のろう材による、ベースとキャップとの封着部に
おける高い気密性および強度の確保とを実現することが
でき、半導体装置の動作の信頼性が向上する。
〔実施例1〕
以下、本発明の一実施例であるパッケージの封止方法お
よび半導体装置の一例について図面を参照しながら詳細
に!!胡する。
よび半導体装置の一例について図面を参照しながら詳細
に!!胡する。
第1図(a)〜(C)は、本発明の一実施例である1<
ツケージの封止方法を工程順に示す略断面図である。
ツケージの封止方法を工程順に示す略断面図である。
なお、本実施例のパッケージ封止方法は、−例として半
導体装置における封止工程に適用される場合について説
明する。
導体装置における封止工程に適用される場合について説
明する。
まず、第1図(a)は、本実施例の封止方法に先立つ半
導体装置の各構成部品の配電状態の一例を示している。
導体装置の各構成部品の配電状態の一例を示している。
同図(a)に示されるように、たとえば、表裏両面に露
出した図示しない接続電極などを相互に接続する図示し
ない多層配線構造が形成され、ムライトその他のセラミ
ックスからなるベース1の上には、複数のバンブ電橋2
を介して、所望の機能を有する集積回路構造が形成され
た半導体素子3が搭載されている。
出した図示しない接続電極などを相互に接続する図示し
ない多層配線構造が形成され、ムライトその他のセラミ
ックスからなるベース1の上には、複数のバンブ電橋2
を介して、所望の機能を有する集積回路構造が形成され
た半導体素子3が搭載されている。
このベース1に対向する位置には、たとえば、断面形状
が略凹形を呈するとともに、熱膨張係数が前記半導体素
子3を構成するシリコンなどの物質にほぼ等しく、当該
ベース10周縁部に封着されて封止空間(キャビティ)
を構成するキャップ4が配置されている。
が略凹形を呈するとともに、熱膨張係数が前記半導体素
子3を構成するシリコンなどの物質にほぼ等しく、当該
ベース10周縁部に封着されて封止空間(キャビティ)
を構成するキャップ4が配置されている。
ベース1に搭載された半導体素子3と、キャップ4との
間には、プリフォームろう材5が配置される。
間には、プリフォームろう材5が配置される。
ペース10周@部および当該周縁部に封着されるキャッ
プ4の端面には、たとえば、下層から順に、クロム(C
r)、チタン(Ti)、タングステン(111)などの
接着層、ニッケル(Ni)、銅ccu)、プラチナ(p
t)、パラジウム(Pd) 、モリブデン(MO)など
のバリア層、そして最表面には金(^U)などの酸化防
止層の組み合わせで構成されるメタライゼーション6、
メタライゼーション7が形成されている。
プ4の端面には、たとえば、下層から順に、クロム(C
r)、チタン(Ti)、タングステン(111)などの
接着層、ニッケル(Ni)、銅ccu)、プラチナ(p
t)、パラジウム(Pd) 、モリブデン(MO)など
のバリア層、そして最表面には金(^U)などの酸化防
止層の組み合わせで構成されるメタライゼーション6、
メタライゼーション7が形成されている。
同様に、半導体素子3の背面およびこれに対向するキャ
ップ4の内周面には、前記メタライゼーション6および
7と同様の構造のメタライゼーション8およびメタライ
ゼーション9がそれぞれ形成されている。
ップ4の内周面には、前記メタライゼーション6および
7と同様の構造のメタライゼーション8およびメタライ
ゼーション9がそれぞれ形成されている。
この場合、前述のプリフォームろう材5は中央の板状の
ろう材5aと、この表裏両面に被着されるろう材5bか
らなる多層構造となっている。
ろう材5aと、この表裏両面に被着されるろう材5bか
らなる多層構造となっている。
表面のろう材5bは、たとえば濡れ性の良好なPb−5
n ハンダなどのI!(Sn)を含有するハンダで構成
され、一方、内部のろう材5aは、たとえば、気密性お
よび強度などに優れたPb−^gハンダなどのような、
錫を含まない共晶ハンダですなわち、デンドライトが生
じない組成構成されている。
n ハンダなどのI!(Sn)を含有するハンダで構成
され、一方、内部のろう材5aは、たとえば、気密性お
よび強度などに優れたPb−^gハンダなどのような、
錫を含まない共晶ハンダですなわち、デンドライトが生
じない組成構成されている。
なお、ろう材5a、ろう材5bとしては、それぞれ、前
述のような高い気密性および強度、良好な濡れ性などを
満足するものであれば、前述のようなハンダに限らず、
他の組成のものであってもよい。
述のような高い気密性および強度、良好な濡れ性などを
満足するものであれば、前述のようなハンダに限らず、
他の組成のものであってもよい。
次に、同1!I(b)に示されるように、ベース1に搭
載された半導体素子3とキャップ4との間に、プリフォ
ームろう材5を挟持させた状態で、ベース1およびキャ
ップ4の積層方向に作用する荷重10によって挟圧する
とともに、プリフォームろう材5の溶融温度に加熱する
。
載された半導体素子3とキャップ4との間に、プリフォ
ームろう材5を挟持させた状態で、ベース1およびキャ
ップ4の積層方向に作用する荷重10によって挟圧する
とともに、プリフォームろう材5の溶融温度に加熱する
。
このとき、プリフォームろう材5の表裏両面を構成する
濡れ法の良好なろう材5bは、キャップ4の内面のメタ
ライゼーション9および半導体素子3の背面のメタライ
ゼーション8に密着して、伝熱抵抗を増大させるボイド
などを生じることなく半導体素子3の背面とキャップ4
の内面とを接合する熱伝導充填層11を形成する。
濡れ法の良好なろう材5bは、キャップ4の内面のメタ
ライゼーション9および半導体素子3の背面のメタライ
ゼーション8に密着して、伝熱抵抗を増大させるボイド
などを生じることなく半導体素子3の背面とキャップ4
の内面とを接合する熱伝導充填層11を形成する。
同時に、荷重10によって半導体素子3の背面とキャッ
プ4との間隙から押し出された、プリフォームろう材5
の中央層を構成する気密性および強度などに優れた組成
のろう材5aの一部は、酸化被膜などの不純物を含むこ
となく、図中の破線で示される矢印の経路を辿って、所
定の純粋なろう材5aとしてベース1の威縁部に形成さ
れたメタライゼーション6と、これに対応したキャップ
4のメタライゼーション7との間隙に供給され、ベース
1とキャップ4とを気密に封着する封止接合層12を形
成する。
プ4との間隙から押し出された、プリフォームろう材5
の中央層を構成する気密性および強度などに優れた組成
のろう材5aの一部は、酸化被膜などの不純物を含むこ
となく、図中の破線で示される矢印の経路を辿って、所
定の純粋なろう材5aとしてベース1の威縁部に形成さ
れたメタライゼーション6と、これに対応したキャップ
4のメタライゼーション7との間隙に供給され、ベース
1とキャップ4とを気密に封着する封止接合層12を形
成する。
この際、キャップ4とベース1とで構成される封止空間
の容積の減少を伴うが、キャップ4のメタライゼーショ
ン7とベースlのメタライゼーション6との間隙部から
の脱気および、キャビティ内部からベース1とキャップ
4との封着部の間隙に供給されるろ′う材5aの流れに
よって、キャビティの内外に圧力差を生じることなく、
同図(C)に示されるような封止状態を呈する半導体装
置が得られる。
の容積の減少を伴うが、キャップ4のメタライゼーショ
ン7とベースlのメタライゼーション6との間隙部から
の脱気および、キャビティ内部からベース1とキャップ
4との封着部の間隙に供給されるろ′う材5aの流れに
よって、キャビティの内外に圧力差を生じることなく、
同図(C)に示されるような封止状態を呈する半導体装
置が得られる。
なお、上述の加熱における雰囲気としては、たとえば酸
素(02)の含有量が10ppm以下の不活性ガス、ま
たは、それに10〜20%の水素(H2)を添加したガ
スを使用する。
素(02)の含有量が10ppm以下の不活性ガス、ま
たは、それに10〜20%の水素(H2)を添加したガ
スを使用する。
このように、本実施例のパッケージの封止方法およびそ
れによって組み立てられた半導体装置によれば、半導体
素子3とキャップ4とが、ボイドなどを生じにくい濡れ
性の良好なろう材5bからなる熱伝導充填層11によっ
て接合され、当該接合部を介した熱の放散が効率的に行
われる。また、ベース1とキャップ4とは、強度や気密
性に優れた組成のろう材5aからなる封止接合層12に
よって確実に封着される。
れによって組み立てられた半導体装置によれば、半導体
素子3とキャップ4とが、ボイドなどを生じにくい濡れ
性の良好なろう材5bからなる熱伝導充填層11によっ
て接合され、当該接合部を介した熱の放散が効率的に行
われる。また、ベース1とキャップ4とは、強度や気密
性に優れた組成のろう材5aからなる封止接合層12に
よって確実に封着される。
この結果、ベース1にキャップ4を封着してなるパッケ
ージの気密性が確実に同上する。また当該パッケージの
内部に半導体素子3を封止した半導体装置においては、
半導体素子3から発生する熱が、ボイドなどのない熱伝
導充填層11を介して効率良くパッケージの外部に放散
され、動作中の過熱が防止されるとともに、封着部の気
密不良などによる水分の侵入に起因するバンプ電極2の
腐食などが確実に回避され、信頼性が向上する。
ージの気密性が確実に同上する。また当該パッケージの
内部に半導体素子3を封止した半導体装置においては、
半導体素子3から発生する熱が、ボイドなどのない熱伝
導充填層11を介して効率良くパッケージの外部に放散
され、動作中の過熱が防止されるとともに、封着部の気
密不良などによる水分の侵入に起因するバンプ電極2の
腐食などが確実に回避され、信頼性が向上する。
なお、上記の説明では、ベース1を下に、キャップ4を
上にセットして封止作業を行う場合について説明したが
、これに限らず、両者の上下関係を逆にした姿勢でも同
様の効果が得られる。
上にセットして封止作業を行う場合について説明したが
、これに限らず、両者の上下関係を逆にした姿勢でも同
様の効果が得られる。
〔実施例2〕
第2図(a)〜(C)は、本発明の他の実施例であるパ
ッケージ封正方法および半導体装置の組立作業の一例を
、工程順に示す略断面図である。
ッケージ封正方法および半導体装置の組立作業の一例を
、工程順に示す略断面図である。
本実施例2の場合には、バンプ電極2を介して半導体素
子3が搭゛載されるベース1aを断面が凹形のセラミッ
クスなどで構成し、キャップ4aを平坦な形状にしたと
ころが、前記実施例1の場合と異なるものである。
子3が搭゛載されるベース1aを断面が凹形のセラミッ
クスなどで構成し、キャップ4aを平坦な形状にしたと
ころが、前記実施例1の場合と異なるものである。
また、本実施例2においては、組立封止作業は、ベース
1aを上に、キャップ4aを下にした姿勢で行う。
1aを上に、キャップ4aを下にした姿勢で行う。
これにより、前記実施例1の場合と同様に、半導体素子
3の背面とキャップ4aとを接合する熱伝導充填層11
が濡れ性の良好なろう材5bによって構成されるため、
半導体素子3から発生する熱の放散を効率良く行うこと
ができるとともに、半導体素子3とキャップ4aとの間
隙から押し出される強度および気密性の優れたろう材5
aによって構成される封止接合層12により封着部の気
密法を向上させることができる。
3の背面とキャップ4aとを接合する熱伝導充填層11
が濡れ性の良好なろう材5bによって構成されるため、
半導体素子3から発生する熱の放散を効率良く行うこと
ができるとともに、半導体素子3とキャップ4aとの間
隙から押し出される強度および気密性の優れたろう材5
aによって構成される封止接合層12により封着部の気
密法を向上させることができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、プリフォームろう材を構成するろう材の組成
は、前記各実施例に例示したものに限定されない。
は、前記各実施例に例示したものに限定されない。
また、ベースおよびキャップの材質および構造は、前記
各実施例に例示したものに限定されない。
各実施例に例示したものに限定されない。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、以下のとおりで
ある。
って得られる効果を簡単に説明すれば、以下のとおりで
ある。
すなわち、本発明になるパッケージの封止方法によれば
、たとえば、パッケージを構成するベースに搭載される
被封止物とキャップとの間に、強度や気密性に優れた第
1のろう材の表裏両面に濡れ性の良好な組成の第2のろ
う材を被着させた多層構造のプリフォームろう材を挟圧
した状態で溶融させ、表面の濡れ性の良好な第2のろう
材層によって被封止物とキャップとの接合を行い、強度
や気密性に優れ、当該接合部から押し出される内部の1
.1のろう材によってベースとキャップとの封着を行う
ことにより、パッケージの封着部の気密性が確実に向上
する。
、たとえば、パッケージを構成するベースに搭載される
被封止物とキャップとの間に、強度や気密性に優れた第
1のろう材の表裏両面に濡れ性の良好な組成の第2のろ
う材を被着させた多層構造のプリフォームろう材を挟圧
した状態で溶融させ、表面の濡れ性の良好な第2のろう
材層によって被封止物とキャップとの接合を行い、強度
や気密性に優れ、当該接合部から押し出される内部の1
.1のろう材によってベースとキャップとの封着を行う
ことにより、パッケージの封着部の気密性が確実に向上
する。
また、高い気密性が要求される封着部および放熱のため
に高い密着性が要求される接合部の各々に最適な物性を
有する組成のろう材を供給することが可能となり、パッ
ケージの封着部における気密性の向上と接合部における
高い密着性による熱放散特性の向上とを両立させること
ができる。
に高い密着性が要求される接合部の各々に最適な物性を
有する組成のろう材を供給することが可能となり、パッ
ケージの封着部における気密性の向上と接合部における
高い密着性による熱放散特性の向上とを両立させること
ができる。
また、本発明になる半導体装置によれば、濡れ性の良好
な!2のろう材によるキャップと半導体素子との接合部
における効果的な放熱と、当該接合部から溶融した状態
で押し出され、酸化膜などを含まず強度や気密性に優れ
た第1のろう材による、ベースとキャップとの封着部に
おける高い気密性および強度の確保とを実現することが
でき、半導体装置の動作の信頼性が向上する。
な!2のろう材によるキャップと半導体素子との接合部
における効果的な放熱と、当該接合部から溶融した状態
で押し出され、酸化膜などを含まず強度や気密性に優れ
た第1のろう材による、ベースとキャップとの封着部に
おける高い気密性および強度の確保とを実現することが
でき、半導体装置の動作の信頼性が向上する。
第1図(a)〜(C)は、本発明の一実施例であるパッ
ケージの封止方法を工程順に示す略断面図、第2 !!
l (a)〜(C)は、本発明の他の実施例であるパッ
ケージ封正方法および半導体装置の組立作業の一例を、
工程順に示す略断面図である。 1、la・・・ベース、2・・・バンプ電極、3・・・
半導体素子、4,4a・・・キャップ、5・・・プリフ
ォームろう材、5a・・・ろう材(第1のろう材〉、5
b・・・ろう材(第2のろう材)、6,7,8.9・・
・メタライゼーション、10・・・荷重、11・・・熱
伝導充填層、12・・・封止接合層。 第1図 (a) ム 代理人 弁理士 筒 井 大 和 第 図 (b) (C) 11:外伝!4兄項層 第 図 (a)
ケージの封止方法を工程順に示す略断面図、第2 !!
l (a)〜(C)は、本発明の他の実施例であるパッ
ケージ封正方法および半導体装置の組立作業の一例を、
工程順に示す略断面図である。 1、la・・・ベース、2・・・バンプ電極、3・・・
半導体素子、4,4a・・・キャップ、5・・・プリフ
ォームろう材、5a・・・ろう材(第1のろう材〉、5
b・・・ろう材(第2のろう材)、6,7,8.9・・
・メタライゼーション、10・・・荷重、11・・・熱
伝導充填層、12・・・封止接合層。 第1図 (a) ム 代理人 弁理士 筒 井 大 和 第 図 (b) (C) 11:外伝!4兄項層 第 図 (a)
Claims (1)
- 【特許請求の範囲】 1、パッケージの構成要素の封着部の気密封止および前
記パッケージ内の被封止物と前記構成要素との接合の少
なくとも一方を行うパッケージ封止方法であって、表裏
両面に、内部の第1のろう材層とは異組成の第2のろう
材層を有するプリフォームろう材を使用することを特徴
とするパッケージ封止方法。 2、前記構成要素がベースおよびキャップであり、前記
被封止物が前記ベースに搭載される半導体素子であり、
この半導体素子と前記キャップとの間に前記プリフォー
ムろう材を挟圧した状態で溶融させ、表裏両面の前記第
2のろう材層によって前記半導体素子と前記キャップと
の接合を行い、当該接合部から押し出された内部の前記
第1のろう材によって前記ベースとキャップとの封着を
行うことを特徴とする請求項1記載のパッケージ封止方
法。 3、前記プリフォームろう材の表裏両面の第2のろう材
が、前記キャップおよび前記半導体素子の被接着面に対
する濡れ性の良好な組成のろう材からなり、内部の前記
第1のろう材が、気密性および耐応力性に優れた組成の
ろう材からなることを特徴とする請求項1または2記載
のパッケージ封止方法。、 4、半導体素子が搭載されるベースと、このベースに封
着されるキャップとからなり、前記半導体素子と前記キ
ャップとの間はろう材によって接合されるようにした半
導体装置であって、表裏両面に内部の第1のろう材層と
は異組成の第2のろう材層を有するプリフォームろう材
を、前記半導体素子と前記キャップとの間で挟圧した状
態で溶融させ、表裏両面の第2のろう材による前記半導
体素子と前記キャップとの接合と、当該接合部から押し
出された前記第1のろう材による前記ベースとキャップ
との封着とを同時に行ってなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221915A JPH04103149A (ja) | 1990-08-23 | 1990-08-23 | パッケージ封止方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221915A JPH04103149A (ja) | 1990-08-23 | 1990-08-23 | パッケージ封止方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04103149A true JPH04103149A (ja) | 1992-04-06 |
Family
ID=16774156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2221915A Pending JPH04103149A (ja) | 1990-08-23 | 1990-08-23 | パッケージ封止方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04103149A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| EP0997938A3 (en) * | 1998-07-08 | 2002-08-14 | Hitachi, Ltd. | Multi-chip module |
| EP1998370A3 (en) * | 2000-08-31 | 2011-02-02 | Intel Corporation | Electronic assembly comprising solderable thermal interface and methods of manufacture |
| JP2018098599A (ja) * | 2016-12-12 | 2018-06-21 | 株式会社村田製作所 | 圧電振動子、モジュール部品及びそれらの製造方法 |
-
1990
- 1990-08-23 JP JP2221915A patent/JPH04103149A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| US6354485B1 (en) | 1996-10-24 | 2002-03-12 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| EP0997938A3 (en) * | 1998-07-08 | 2002-08-14 | Hitachi, Ltd. | Multi-chip module |
| EP1998370A3 (en) * | 2000-08-31 | 2011-02-02 | Intel Corporation | Electronic assembly comprising solderable thermal interface and methods of manufacture |
| JP2018098599A (ja) * | 2016-12-12 | 2018-06-21 | 株式会社村田製作所 | 圧電振動子、モジュール部品及びそれらの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035601B (zh) | 在烧结银层上包括扩散焊接层的半导体器件 | |
| US4872047A (en) | Semiconductor die attach system | |
| CN101681888B (zh) | 电子零部件装置及其制造方法 | |
| US7429502B2 (en) | Integrated circuit device incorporating metallurgical bond to enhance thermal conduction to a heat sink | |
| JP3879150B2 (ja) | 半導体装置 | |
| CN102437130A (zh) | 半导体装置及其制造方法 | |
| JP2014078718A (ja) | 電子部品装置およびその製造方法 | |
| JP5968046B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN101510514B (zh) | 电子部件搭载用基板和电子部件 | |
| US4978052A (en) | Semiconductor die attach system | |
| JPH0823002A (ja) | 半導体装置及びその製造方法 | |
| JPH04103149A (ja) | パッケージ封止方法および半導体装置 | |
| JPH0347673A (ja) | 半田面接合方法およびそれを用いた半導体集積回路装置 | |
| WO1998041354A1 (fr) | Procede de soudage d'elements en phase solide | |
| JPH0637403A (ja) | 半導体レーザ装置 | |
| JP3022765B2 (ja) | 半導体装置及び半導体素子の実装方法 | |
| JPH03187247A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0228351A (ja) | 半導体装置 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JPH04315456A (ja) | 半導体装置の製造方法 | |
| JPH0483366A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03142860A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6370545A (ja) | 半導体パツケ−ジ | |
| JPH02248372A (ja) | ろう材の濡れ性が異なる部材の接合方法、該接合体および該接合用ろう材 | |
| JPH03296237A (ja) | 熱伝導用半導体チップの背面接合方法およびそれを用いた半導体装置 |