JPH04103169A - 電荷転送撮像装置 - Google Patents
電荷転送撮像装置Info
- Publication number
- JPH04103169A JPH04103169A JP2221531A JP22153190A JPH04103169A JP H04103169 A JPH04103169 A JP H04103169A JP 2221531 A JP2221531 A JP 2221531A JP 22153190 A JP22153190 A JP 22153190A JP H04103169 A JPH04103169 A JP H04103169A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- transfer gate
- photoelectric conversion
- vertical
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 25
- 238000003384 imaging method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000005036 potential barrier Methods 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 206010047571 Visual impairment Diseases 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電荷転送撮像装置に関し、特にインターライン
転送型ＣＣＤ撮像装置に関する。
転送型ＣＣＤ撮像装置に関する。
第３図はインターライン転送型ＣＣ，Ｄ撮像装置の構成
図を示す。図に於て、１は光電変換素子、１０はトラン
スファゲート、１１は垂直レジスタ、１２は水平レジス
タ、１３は電荷検出部をそれぞれ示す。この装置の動作
を以下に説明する。
図を示す。図に於て、１は光電変換素子、１０はトラン
スファゲート、１１は垂直レジスタ、１２は水平レジス
タ、１３は電荷検出部をそれぞれ示す。この装置の動作
を以下に説明する。
垂直ブランキング期間内にトランスファゲート１０をオ
ンすることによって、所定の期間入射光強度に比例して
光電変換素子１に蓄積された信号電荷を垂直レジスタ１
１に読み出すと同時に、光電変換素子を所定の電位に設
定し次の期間の電荷蓄積を開始する。読み出された信号
電荷は水平ブランキング期間に垂直レジスタを並列に転
送され水平レジスタ１２に転送される。その後、水平レ
ジスタ中を転送され電荷検出部１３によって外部に映像
信号として順次出力される。
ンすることによって、所定の期間入射光強度に比例して
光電変換素子１に蓄積された信号電荷を垂直レジスタ１
１に読み出すと同時に、光電変換素子を所定の電位に設
定し次の期間の電荷蓄積を開始する。読み出された信号
電荷は水平ブランキング期間に垂直レジスタを並列に転
送され水平レジスタ１２に転送される。その後、水平レ
ジスタ中を転送され電荷検出部１３によって外部に映像
信号として順次出力される。
第４図は第３図の撮像装置の画素構造の一例を説明する
ための平面模式図を示す０図に於て、１１は光電変換素
子、２はトランスファゲート領域、３は垂直レジスタの
チャネル、４，５は１層目の垂直転送電極、６．７は２
層目の垂直転送電極、８，９はチャネルストッパをそれ
ぞれ示す。
ための平面模式図を示す０図に於て、１１は光電変換素
子、２はトランスファゲート領域、３は垂直レジスタの
チャネル、４，５は１層目の垂直転送電極、６．７は２
層目の垂直転送電極、８，９はチャネルストッパをそれ
ぞれ示す。
本装置では、４相駆動の垂直レジスタを仮定し、光電変
換素子ｌから垂直レジスタのチャネル３へ電荷を読み比
すためのトランスファゲート電極は２層目の垂直転送電
極７がその機能を兼ねている。また、この例ではトラン
スファゲート領域２のチャネル幅Ｗは、チャネルストッ
パ８の間隔で規定されている。
換素子ｌから垂直レジスタのチャネル３へ電荷を読み比
すためのトランスファゲート電極は２層目の垂直転送電
極７がその機能を兼ねている。また、この例ではトラン
スファゲート領域２のチャネル幅Ｗは、チャネルストッ
パ８の間隔で規定されている。
第５図は第３図の撮像装置の画素構造の他の例を説明す
るための平面模式図を示す。第４図の例と同様に、４相
駆動の垂直レジスタを仮定しトランスファゲート電極は
２層目の垂直転送電極７がその機能を兼ねている。本例
ではトランスファゲート領域２のチャネル幅Ｗは、１層
目の垂直転送電極４および５の間隔で規定されている。
るための平面模式図を示す。第４図の例と同様に、４相
駆動の垂直レジスタを仮定しトランスファゲート電極は
２層目の垂直転送電極７がその機能を兼ねている。本例
ではトランスファゲート領域２のチャネル幅Ｗは、１層
目の垂直転送電極４および５の間隔で規定されている。
第６図（ａ＞は、第４図および第５図のＡ−Ａ線に沿っ
た画素の断面図を示す。半導体基板１４上に基板とは反
対導電型を有する光電変換素子１および垂直レジスタの
チャネル３が形成されている。通常トランスファゲート
領域２にはしきい値制御のために基板と同導電型の不純
物を導入しているが、その濃度はチャネル領域の面内で
一定である。
た画素の断面図を示す。半導体基板１４上に基板とは反
対導電型を有する光電変換素子１および垂直レジスタの
チャネル３が形成されている。通常トランスファゲート
領域２にはしきい値制御のために基板と同導電型の不純
物を導入しているが、その濃度はチャネル領域の面内で
一定である。
現在、商品化されている製品の主流である１／２インチ
フォーマットの電荷転送撮像装置では、単位画素の垂直
ピッチは約８〜１０ＡＬｍであり、第４図および第５図
で示したトランスファゲート領域のチャネル幅は２〜３
μｍ程度である。一般的にチャネル幅がおよそ５μｍ以
下程度に減少してくると、チャネルストッパがらの空乏
層の広がりによってチャネル電位が低下するナローチャ
ネル効果が現われてくるが、この現象はチャネル幅が狭
くなるほど顕著になる。トランスファゲート領域のチャ
ネル幅を規定しているチャネルストッパ（第４図）ある
いは１層目の転送電極く第５図）の加工ばらつきによっ
て、光電変換素子がら垂直レジスタへの転送方向に沿っ
てトランスファゲートのチャネル幅が他よりも狭い部分
が存在すると、その部分のチャネル電位が低くなる。第
６図（ｂ）は光電変換素子の信号を荷を垂直レジスタへ
読み出す際の第６図（ａ）に示した断面における電位分
布を模式的に表わした図である。上述したような原因に
よってトランスファゲート領域のチャネルに電位の低い
部分が存在すると、光電変換素子に蓄積された信号電荷
１６を垂直レジスタへ読み出す際に電位の低い部分が電
位障壁１５となり、これによって信号電荷の完全な読み
出しが実現されずに取り残し電荷１７が生じる。このよ
うな取り残し電荷が存在すると、再生画面上で残像が発
生する、あるいは解像度の劣化を引き起こすなど正確な
画像情報が得られないという問題が起こる。
フォーマットの電荷転送撮像装置では、単位画素の垂直
ピッチは約８〜１０ＡＬｍであり、第４図および第５図
で示したトランスファゲート領域のチャネル幅は２〜３
μｍ程度である。一般的にチャネル幅がおよそ５μｍ以
下程度に減少してくると、チャネルストッパがらの空乏
層の広がりによってチャネル電位が低下するナローチャ
ネル効果が現われてくるが、この現象はチャネル幅が狭
くなるほど顕著になる。トランスファゲート領域のチャ
ネル幅を規定しているチャネルストッパ（第４図）ある
いは１層目の転送電極く第５図）の加工ばらつきによっ
て、光電変換素子がら垂直レジスタへの転送方向に沿っ
てトランスファゲートのチャネル幅が他よりも狭い部分
が存在すると、その部分のチャネル電位が低くなる。第
６図（ｂ）は光電変換素子の信号を荷を垂直レジスタへ
読み出す際の第６図（ａ）に示した断面における電位分
布を模式的に表わした図である。上述したような原因に
よってトランスファゲート領域のチャネルに電位の低い
部分が存在すると、光電変換素子に蓄積された信号電荷
１６を垂直レジスタへ読み出す際に電位の低い部分が電
位障壁１５となり、これによって信号電荷の完全な読み
出しが実現されずに取り残し電荷１７が生じる。このよ
うな取り残し電荷が存在すると、再生画面上で残像が発
生する、あるいは解像度の劣化を引き起こすなど正確な
画像情報が得られないという問題が起こる。
本発明の目的は、上述のような従来の欠点を除去した新
しい電荷転送撮像装置を提供することにある。
しい電荷転送撮像装置を提供することにある。
本発明の電荷転送撮像装置は、半導体基板上に二次元的
に配列された複数の光電変換素子と、該光電変換素子に
蓄積された信号電荷を並列に転送する垂直レジスタと、
前記光電変換素子から前記垂直レジスタへ電荷を転送す
るトランスファゲートと、前記垂直レジスタの信号電荷
を順次転送する水平レジスタと、前記水平レジスタの一
端に設けられた電荷検出部とを少なくとも備えており、
前記トランスファゲートのチャネルの電位が前記光電変
換素子側よりも前記垂直レジスタ側が深くなっていると
いうものである。
に配列された複数の光電変換素子と、該光電変換素子に
蓄積された信号電荷を並列に転送する垂直レジスタと、
前記光電変換素子から前記垂直レジスタへ電荷を転送す
るトランスファゲートと、前記垂直レジスタの信号電荷
を順次転送する水平レジスタと、前記水平レジスタの一
端に設けられた電荷検出部とを少なくとも備えており、
前記トランスファゲートのチャネルの電位が前記光電変
換素子側よりも前記垂直レジスタ側が深くなっていると
いうものである。
第１図は、本発明による電荷転送撮像装置の一実施例の
画素を示す平面模式図である。本例では４相駆動の垂直
レジスタを仮定し、トランスファゲート電極は２層目の
垂直転送電極７がその機能を兼ねている。本例でも第４
図の従来例と同様にトランスファゲート領域２のチャネ
ル幅はチャネルストッパ８の間隔で規定されているが、
第４図の例と異なるのはチャネル幅が光電変換素子側の
Ｗｌから垂直レジスタ側のＷ２へ広くなるように変化し
ている点である。Ｗ、、Ｗ２はともにナローチャネル効
果が現われる程度の値であり、５μｍ以下である。又、
（Ｗ２ Ｗｌ）は１／２（Ｗ、＋Ｗ２）の２０〜３０
％程度にするのがよい。これによって、トランスファゲ
ート領域のチャネル電位は光電変換素子から垂直レジス
タに向かって深くなるなめに、第６図のような電位障壁
の存在を防止できる。
画素を示す平面模式図である。本例では４相駆動の垂直
レジスタを仮定し、トランスファゲート電極は２層目の
垂直転送電極７がその機能を兼ねている。本例でも第４
図の従来例と同様にトランスファゲート領域２のチャネ
ル幅はチャネルストッパ８の間隔で規定されているが、
第４図の例と異なるのはチャネル幅が光電変換素子側の
Ｗｌから垂直レジスタ側のＷ２へ広くなるように変化し
ている点である。Ｗ、、Ｗ２はともにナローチャネル効
果が現われる程度の値であり、５μｍ以下である。又、
（Ｗ２ Ｗｌ）は１／２（Ｗ、＋Ｗ２）の２０〜３０
％程度にするのがよい。これによって、トランスファゲ
ート領域のチャネル電位は光電変換素子から垂直レジス
タに向かって深くなるなめに、第６図のような電位障壁
の存在を防止できる。
第２図は、本発明による電荷転送撮像装置の別の実施例
の画素を示す平面模式図である。本例においても４相駆
動の垂直レジスタを仮定し、トランスファゲート電極は
２層目の垂直転送電極７がその機能を兼ねている。本例
でも第４図の従来例と同様にトランスファゲート領域２
のチャネル幅Ｗはチャネルストッパ８の間隔で規定され
ているが、第４図の例と異なるのはしきい値制御のため
に導入されている不純物濃度がチャネル面内で一定では
なく、トランスファゲート領域が不純物濃度の高い領域
２（例えば３ Ｘ １０ ”ｃｍづ）とこれより不純物
濃度の低い領域２′ （例えば２×１０１７ｃｍ−３）
の２つの領域で構成されている点である。これにより、
トランスファゲート領域のチャネル電位は光電変換素子
側の領域２よつも垂直レジスタ側の領域２“が高くなる
ため、第１図の実施例と同様に第６図のような電位障壁
の存在を防止できる。
の画素を示す平面模式図である。本例においても４相駆
動の垂直レジスタを仮定し、トランスファゲート電極は
２層目の垂直転送電極７がその機能を兼ねている。本例
でも第４図の従来例と同様にトランスファゲート領域２
のチャネル幅Ｗはチャネルストッパ８の間隔で規定され
ているが、第４図の例と異なるのはしきい値制御のため
に導入されている不純物濃度がチャネル面内で一定では
なく、トランスファゲート領域が不純物濃度の高い領域
２（例えば３ Ｘ １０ ”ｃｍづ）とこれより不純物
濃度の低い領域２′ （例えば２×１０１７ｃｍ−３）
の２つの領域で構成されている点である。これにより、
トランスファゲート領域のチャネル電位は光電変換素子
側の領域２よつも垂直レジスタ側の領域２“が高くなる
ため、第１図の実施例と同様に第６図のような電位障壁
の存在を防止できる。
以上のように本発明ではトランスファゲート領域に電位
障壁の存在を防止できるために、信号電荷の読み出しの
際に電荷の取り残しが生じない。
障壁の存在を防止できるために、信号電荷の読み出しの
際に電荷の取り残しが生じない。
したがって再生画面上で残像が発生しなり、解像度の劣
化が引き起こされるなどの従来の欠点を除去することが
可能であり、正確な画像情報が得られる。
化が引き起こされるなどの従来の欠点を除去することが
可能であり、正確な画像情報が得られる。
なお、第１図ではトランスファゲート領域のチャネル幅
が光電変換素子側から垂直レジスタ側に向って連続的に
変化している例を示したが、段階的に徐々にチャネル幅
を変化させることも可能である。
が光電変換素子側から垂直レジスタ側に向って連続的に
変化している例を示したが、段階的に徐々にチャネル幅
を変化させることも可能である。
また第２図ではトランスファゲート領域がチャネルに導
入する不純物濃度の異なる２つの領域からなる例を示し
たが、３つ以上の異なる不純物濃度の異なる領域で構成
することや、あるいは連続的に不純物濃度を変化させる
ことも可能である。さらに、第１図および第２図の例を
組み合せて、トランスファゲート領域のチャネル幅とチ
ャネルに導入する不純物濃度の両方を変化させることも
可能である。
入する不純物濃度の異なる２つの領域からなる例を示し
たが、３つ以上の異なる不純物濃度の異なる領域で構成
することや、あるいは連続的に不純物濃度を変化させる
ことも可能である。さらに、第１図および第２図の例を
組み合せて、トランスファゲート領域のチャネル幅とチ
ャネルに導入する不純物濃度の両方を変化させることも
可能である。
以上述べたように、本発明ではトランスファゲート領域
のチャネル電位が光電変換素子側よりも垂直レジスタ側
が深くなっているなめに、電位障壁の存在を防止でき信
号電荷の読み出しの際に電荷の取り残しが発生しない。
のチャネル電位が光電変換素子側よりも垂直レジスタ側
が深くなっているなめに、電位障壁の存在を防止でき信
号電荷の読み出しの際に電荷の取り残しが発生しない。
したがって画面上で残像が現われたり、あるいは解像度
の劣化が引き起こされるなどの従来の欠点を除去するこ
とが可能であり、正確な画像情報を出力する電荷転送撮
像装置が得られる。
の劣化が引き起こされるなどの従来の欠点を除去するこ
とが可能であり、正確な画像情報を出力する電荷転送撮
像装置が得られる。
第１図は本発明の一実施例の電荷転送撮像装置の画素を
示す平面模式図、第２区は本発明による別の実施例の電
荷転送撮像装置の画素を示す平面模式図、第３図はイン
ターライン転送型撮像装置の構成図、第４図および第５
図はそれぞれ従来の電荷転送撮像装置の画素を示す平面
模式図、第６図（ａ）および（ｂ）はそれぞれ第４図お
よび第５図のＡ−Ａにおける画素の断面面および電位分
布図である。
示す平面模式図、第２区は本発明による別の実施例の電
荷転送撮像装置の画素を示す平面模式図、第３図はイン
ターライン転送型撮像装置の構成図、第４図および第５
図はそれぞれ従来の電荷転送撮像装置の画素を示す平面
模式図、第６図（ａ）および（ｂ）はそれぞれ第４図お
よび第５図のＡ−Ａにおける画素の断面面および電位分
布図である。
図において、１は光電変換素子、２，２′はトランスフ
ァゲート領域、３は垂直レジスタのチャネル、４，５は
１層目の垂直転送電極、６．７は２層目の垂直転送電極
、８．９・・・チャネルストッパ、１０はトランスファ
ゲート、１１は垂直レジスタ、１２は水平レジスタ、１
３は電荷検出部、１４は半導体基板、１５は電位障壁、
１６は信号電荷、１７は取り残し電荷をそれぞれ現わす
。
ァゲート領域、３は垂直レジスタのチャネル、４，５は
１層目の垂直転送電極、６．７は２層目の垂直転送電極
、８．９・・・チャネルストッパ、１０はトランスファ
ゲート、１１は垂直レジスタ、１２は水平レジスタ、１
３は電荷検出部、１４は半導体基板、１５は電位障壁、
１６は信号電荷、１７は取り残し電荷をそれぞれ現わす
。
Claims (1)
- 半導体基板上に二次元的に配列された複数の光電変換
素子と、該光電変換素子に蓄積された信号電荷を並列に
転送する垂直レジスタと、前記光電変換素子から前記垂
直レジスタへ電荷を転送するトランスファゲートと、前
記垂直レジスタの信号電荷を順次転送する水平レジスタ
と、前記水平レジスタの一端に設けられた電荷検出部と
を少なくとも備えており、前記トランスファゲートのチ
ャネルの電位が前記光電変換素子側よりも前記垂直レジ
スタ側が深くなっていることを特徴とする電荷転送撮像
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221531A JPH04103169A (ja) | 1990-08-23 | 1990-08-23 | 電荷転送撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221531A JPH04103169A (ja) | 1990-08-23 | 1990-08-23 | 電荷転送撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04103169A true JPH04103169A (ja) | 1992-04-06 |
Family
ID=16768179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2221531A Pending JPH04103169A (ja) | 1990-08-23 | 1990-08-23 | 電荷転送撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04103169A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01212532A (ja) * | 1988-02-18 | 1989-08-25 | Olympus Optical Co Ltd | 内視鏡用可撓管 |
| JP2004273951A (ja) * | 2003-03-11 | 2004-09-30 | Fuji Film Microdevices Co Ltd | Ｃｃｄ型カラー固体撮像装置 |
| JP2008047769A (ja) * | 2006-08-18 | 2008-02-28 | Fujifilm Corp | 固体撮像素子およびその製造方法 |
-
1990
- 1990-08-23 JP JP2221531A patent/JPH04103169A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01212532A (ja) * | 1988-02-18 | 1989-08-25 | Olympus Optical Co Ltd | 内視鏡用可撓管 |
| JP2004273951A (ja) * | 2003-03-11 | 2004-09-30 | Fuji Film Microdevices Co Ltd | Ｃｃｄ型カラー固体撮像装置 |
| US7656446B2 (en) | 2003-03-11 | 2010-02-02 | Fujifilm Corporation | CCD color solid-state image pickup device |
| JP2008047769A (ja) * | 2006-08-18 | 2008-02-28 | Fujifilm Corp | 固体撮像素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4518978A (en) | Solid state image sensor | |
| US5274476A (en) | CCD image sensor with photodiodes in a zig-zag pattern and particular transfer gate electrodes formed over channel stop regions and VCCD regions | |
| JPS5819080A (ja) | 固体撮像素子 | |
| JPS6157181A (ja) | 固体撮像装置 | |
| JPH09205589A (ja) | 固体撮像装置 | |
| JPH06505596A (ja) | 電荷結合素子（ｃｃｄ）イメージセンサ | |
| US6462779B1 (en) | Constant speed, variable resolution two-phase CCD | |
| EP0866502A2 (en) | Architecture for a CCD-imager with multiple readout registers | |
| US5210613A (en) | Zigzag interline transfer type CCD image sensor | |
| US5280186A (en) | CCD image sensor with four phase clocking mechanism | |
| JPH05283666A (ja) | 固体撮像素子 | |
| JPS6338865B2 (ja) | ||
| US4914493A (en) | CCD (charge coupled device) solid-state image pickup element | |
| JPH04103169A (ja) | 電荷転送撮像装置 | |
| JPH0831585B2 (ja) | 固体撮像装置 | |
| JPH06283704A (ja) | Ｃｃｄ型固体撮像素子 | |
| US5298777A (en) | CCD image sensor of interlaced scanning type | |
| JPH06252375A (ja) | 固体撮像装置 | |
| JP2855291B2 (ja) | 固体撮像装置 | |
| JPH0767153B2 (ja) | 固体撮像素子の駆動方法 | |
| JPS62206878A (ja) | 固体撮像素子 | |
| JPS6350868B2 (ja) | ||
| JPH0560304B2 (ja) | ||
| JPS5965470A (ja) | 電荷結合素子の出力構造 | |
| JP2853779B2 (ja) | 固体撮像装置 |