JPH04103239A - クロックパルス発生回路 - Google Patents
クロックパルス発生回路Info
- Publication number
- JPH04103239A JPH04103239A JP2220831A JP22083190A JPH04103239A JP H04103239 A JPH04103239 A JP H04103239A JP 2220831 A JP2220831 A JP 2220831A JP 22083190 A JP22083190 A JP 22083190A JP H04103239 A JPH04103239 A JP H04103239A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- clock pulse
- pulse
- section
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ伝送装置のクロックパルス再生回路に
利用する。特に、データ伝送路でのジッタを抑圧する手
段に関する。
利用する。特に、データ伝送路でのジッタを抑圧する手
段に関する。
本発明は、入力信号の特定期間内でクロックパルスの再
生を行う回路において、 再生クロックパルスの位相と到来するデータ信号の位相
との差量の平均化を行う際に、特定期間内の入力信号の
変移点の個数を最大限に利用することにより、 クロックパルスの再生を高精度に行うことができるよう
にしたものである。
生を行う回路において、 再生クロックパルスの位相と到来するデータ信号の位相
との差量の平均化を行う際に、特定期間内の入力信号の
変移点の個数を最大限に利用することにより、 クロックパルスの再生を高精度に行うことができるよう
にしたものである。
従来例では、ジッタしているデータ信号の変移点での位
相量の平均を再生クロックを基準にして測定し、その位
相量の変化の平均値に基づき再生クロックパルスを発生
し、カウンタのリセットを行っていた。
相量の平均を再生クロックを基準にして測定し、その位
相量の変化の平均値に基づき再生クロックパルスを発生
し、カウンタのリセットを行っていた。
このような従来例では、データ信号の変移点とクロック
パルスとの位相量とを測定し平均化するときに平均化回
数をあらかじめ設定する必要があり、この平均化回数は
データ信号の変移点の数を数えて求めるので、平均化に
よるクロックパルス発生のためのカウンタのリセットタ
イミングはデータ信号の変移点の数で決まり、データ信
号の内容が一定でないので時間には無関係である。した
かって、一定時間内で平均化を行いたいときに精度を上
げるべく平均化回数を大きくすると、データ信号の内容
によってはカウンタをリセットできず、またそれを避け
るために平均化回数を小さくするとリセットは可能であ
るが精度が悪くなる欠点があった。
パルスとの位相量とを測定し平均化するときに平均化回
数をあらかじめ設定する必要があり、この平均化回数は
データ信号の変移点の数を数えて求めるので、平均化に
よるクロックパルス発生のためのカウンタのリセットタ
イミングはデータ信号の変移点の数で決まり、データ信
号の内容が一定でないので時間には無関係である。した
かって、一定時間内で平均化を行いたいときに精度を上
げるべく平均化回数を大きくすると、データ信号の内容
によってはカウンタをリセットできず、またそれを避け
るために平均化回数を小さくするとリセットは可能であ
るが精度が悪くなる欠点があった。
本発明は、このような欠点を除去するもので、特定期間
に入力されるデータなどのクロックパルス発生を容易に
かつ精度高く行うことができるクロックパルス発生回路
を提供することを目的とする。
に入力されるデータなどのクロックパルス発生を容易に
かつ精度高く行うことができるクロックパルス発生回路
を提供することを目的とする。
本発明は、水晶発振部が発振する周波数を分周して生成
した第一クロックパルスを特定期間にわたり再生クロッ
クパルスとして出力する第一カウンタと、この第一カウ
ンタをリセットする第一リセットパルス発生部と、上記
水晶発振部が発振する周波数を分周して生成した第二ク
ロックパルスを特定期間にわたり再生クロックパルスと
して出力する第二カウンタと、この第二カウンタをリセ
ットする第二リセットパルス発生部と、到来するデータ
信号の位相と第一クロックパルスの位相との差量を検出
するエラーパルス検出部と、この差量を平均化する位相
差量平均部とを備えたクロックパルス発生回路において
、上記位相差量平均部は、特定期間が終了するまで加算
平均を繰り返す構成であることを特徴とする。
した第一クロックパルスを特定期間にわたり再生クロッ
クパルスとして出力する第一カウンタと、この第一カウ
ンタをリセットする第一リセットパルス発生部と、上記
水晶発振部が発振する周波数を分周して生成した第二ク
ロックパルスを特定期間にわたり再生クロックパルスと
して出力する第二カウンタと、この第二カウンタをリセ
ットする第二リセットパルス発生部と、到来するデータ
信号の位相と第一クロックパルスの位相との差量を検出
するエラーパルス検出部と、この差量を平均化する位相
差量平均部とを備えたクロックパルス発生回路において
、上記位相差量平均部は、特定期間が終了するまで加算
平均を繰り返す構成であることを特徴とする。
ここで、上記位相差量平均部は、到来するデータ信号の
変移点の個数が所定の個数に達したことを検出する変移
点検出部およびこの変移点検出部の検出結果に応じて主
計第二リセットパルス発生部を有効にする切替ゲート部
を含むことが望ましい。
変移点の個数が所定の個数に達したことを検出する変移
点検出部およびこの変移点検出部の検出結果に応じて主
計第二リセットパルス発生部を有効にする切替ゲート部
を含むことが望ましい。
平均化情報によりリセットパルスを発生させるためのカ
ウンタの分周比を小さくし特定期間内でフリーに動作さ
せ、平均化のリセットパルスをくり返しクロックパルス
発生用の一方のカウンタに与えることにより、特定期間
が終了するまで加算平均をくり返す。この分周器の特定
期間終了後の再生クロックパルスの立上りまたは立下り
のタイミングでパルスを発生させ、もう一方のクロック
パルス発生用のカウンタをリセットして精度の高い再生
クロックパルスを発生させる。
ウンタの分周比を小さくし特定期間内でフリーに動作さ
せ、平均化のリセットパルスをくり返しクロックパルス
発生用の一方のカウンタに与えることにより、特定期間
が終了するまで加算平均をくり返す。この分周器の特定
期間終了後の再生クロックパルスの立上りまたは立下り
のタイミングでパルスを発生させ、もう一方のクロック
パルス発生用のカウンタをリセットして精度の高い再生
クロックパルスを発生させる。
以下、本発明の一実施例について図面を参照して説明す
る。
る。
図はこの実施例のブロック構成図である。
この実施例は、図に示すように、水晶発振部13が発振
する周波数を分周して生成した第一クロックパルスを特
定期間にわたり再生クロックパルスとして出力するカウ
ンタ19と、このカウンタ10をリセットするリセット
パルス発生部12と、水晶発振部13が発振する周波数
を分周して生成した第二クロックパルスを特定期間にわ
たり再生クロックパルスとして出力するカウンタ11と
、このカウンタ11をリセットするリセットパルス発生
部6と、到来するデータ信号の位相と第一クロックパル
スの位相との差量を検出するエラーパルス検出部1と、
この差量を平均化する位相差量平均部とを備え、さらに
、本発明の特徴とする手段として、上記位相差量平均部
は、特定期間が終了するまで加算平均をくり返す構成で
あり、到来するデータ信号の変移点の個数が所定の個数
に達したことを検出する変移点検出部7およびこの変移
点検出部7の検出結果に応じてリセットパルス発生部6
を有効にする切替ゲート部4を含む。
する周波数を分周して生成した第一クロックパルスを特
定期間にわたり再生クロックパルスとして出力するカウ
ンタ19と、このカウンタ10をリセットするリセット
パルス発生部12と、水晶発振部13が発振する周波数
を分周して生成した第二クロックパルスを特定期間にわ
たり再生クロックパルスとして出力するカウンタ11と
、このカウンタ11をリセットするリセットパルス発生
部6と、到来するデータ信号の位相と第一クロックパル
スの位相との差量を検出するエラーパルス検出部1と、
この差量を平均化する位相差量平均部とを備え、さらに
、本発明の特徴とする手段として、上記位相差量平均部
は、特定期間が終了するまで加算平均をくり返す構成で
あり、到来するデータ信号の変移点の個数が所定の個数
に達したことを検出する変移点検出部7およびこの変移
点検出部7の検出結果に応じてリセットパルス発生部6
を有効にする切替ゲート部4を含む。
次に、この実施例の動作を説明する。エラーパルス検出
部1は水晶発振部13の発振周波数をカウンタ10で分
周した第一クロックパルスを基準にしてジッタしている
入力データ信号の位相差をパルス幅として検出し、アン
ドゲート2でパルス幅分に相当する水晶発振部13より
得られるパルス列を取り出してカウンタ3で1/M分周
する。切替ゲート部4はカウンタ3の出力をカウンタ5
に送り出すが、変移点検出部7で入力データ信号の変移
点を検出し、その数がM個になるとカウンタ8の出力が
立上り、切替ゲート部4を制御して連続した上記パルス
列をカウンタ5に与える。カウンタ5の出力が一度立上
り、その後の立下りのタイミングでリセットパルス発生
部6でカウンタ3、カウンタ8および第二クロックパル
スを発生しているカウンタ11をリセットする。第一ク
ロックパルスを発生しているカウンタ10は、特定期間
ゲート終了後に、第二クロックパルスの立下りのタイミ
ングでリセットパルス発生部12によりリセットされる
。カウンタ3、カウンタ8およびカウンタ5は特定期間
ゲート内のみ動作する。このようにして、カウンタ5で
入力データ信号の変移点とクロックパルスの立上りまで
の位相差の平均を求めた後に、カウンタ5は前記パルス
列をカウントするように切替ゲート部4が働き、カウン
タ5はパルスをN個すなわちクロックパルスの一周期相
当分をカウントすると出力が立下り、すでに測定した位
相差の平均からさらにクロックパルス1周期分に足りな
い期間をパルス列でカウントして出力が立下がる。この
カウンタ5が立下ったときがジッタしている入力データ
信号の位相ずれの平均に相当するので、このタイミング
でカウンタ11をリセットすると同時にカウンタ8およ
びカウンタ3をリセットする。しかし、カウンタ5は特
定期間中にリセットされないので、カウンタ5の出力は
入力データ信号の変移点M個ごとに立下り、それは順次
M個、2XM個、3XM個、4XM個、 、KXM個の
平均になっている。この立下りタイミングで第二クロッ
クパルスを発生する。カウンタ11は毎回平均化の母数
が増加されてリセット(同期)される。特定期間終了後
にこの第二クロックパルスの立下りのタイミングでカウ
ンタ10をリセットすれば、第一クロックパルスは特定
期間中の総平均になり、精度の高い同期再生を行うこと
ができる。平均化回数は入力データ信号の変移点をカウ
ントするので、入力データ信号の内容によりKの値は変
化する。また、Mの値を小さくすれば、特定期間内の入
力データ信号の変移点を最大限平均化に利用することが
できる。
部1は水晶発振部13の発振周波数をカウンタ10で分
周した第一クロックパルスを基準にしてジッタしている
入力データ信号の位相差をパルス幅として検出し、アン
ドゲート2でパルス幅分に相当する水晶発振部13より
得られるパルス列を取り出してカウンタ3で1/M分周
する。切替ゲート部4はカウンタ3の出力をカウンタ5
に送り出すが、変移点検出部7で入力データ信号の変移
点を検出し、その数がM個になるとカウンタ8の出力が
立上り、切替ゲート部4を制御して連続した上記パルス
列をカウンタ5に与える。カウンタ5の出力が一度立上
り、その後の立下りのタイミングでリセットパルス発生
部6でカウンタ3、カウンタ8および第二クロックパル
スを発生しているカウンタ11をリセットする。第一ク
ロックパルスを発生しているカウンタ10は、特定期間
ゲート終了後に、第二クロックパルスの立下りのタイミ
ングでリセットパルス発生部12によりリセットされる
。カウンタ3、カウンタ8およびカウンタ5は特定期間
ゲート内のみ動作する。このようにして、カウンタ5で
入力データ信号の変移点とクロックパルスの立上りまで
の位相差の平均を求めた後に、カウンタ5は前記パルス
列をカウントするように切替ゲート部4が働き、カウン
タ5はパルスをN個すなわちクロックパルスの一周期相
当分をカウントすると出力が立下り、すでに測定した位
相差の平均からさらにクロックパルス1周期分に足りな
い期間をパルス列でカウントして出力が立下がる。この
カウンタ5が立下ったときがジッタしている入力データ
信号の位相ずれの平均に相当するので、このタイミング
でカウンタ11をリセットすると同時にカウンタ8およ
びカウンタ3をリセットする。しかし、カウンタ5は特
定期間中にリセットされないので、カウンタ5の出力は
入力データ信号の変移点M個ごとに立下り、それは順次
M個、2XM個、3XM個、4XM個、 、KXM個の
平均になっている。この立下りタイミングで第二クロッ
クパルスを発生する。カウンタ11は毎回平均化の母数
が増加されてリセット(同期)される。特定期間終了後
にこの第二クロックパルスの立下りのタイミングでカウ
ンタ10をリセットすれば、第一クロックパルスは特定
期間中の総平均になり、精度の高い同期再生を行うこと
ができる。平均化回数は入力データ信号の変移点をカウ
ントするので、入力データ信号の内容によりKの値は変
化する。また、Mの値を小さくすれば、特定期間内の入
力データ信号の変移点を最大限平均化に利用することが
できる。
本発明は、以上説明したように、入力データ信号の特定
期間内でクロックパルスの再生を行うときに、特定期間
内のデータ信号の変移点の数を最大限に利用した平均化
を行うので、特定期間のみ入力されるデータ信号または
二つ以上が順次切り換えて入力されるデータ信号などの
クロックパルス発生を容易にかつ精度を高く行うことが
できる効果がある。
期間内でクロックパルスの再生を行うときに、特定期間
内のデータ信号の変移点の数を最大限に利用した平均化
を行うので、特定期間のみ入力されるデータ信号または
二つ以上が順次切り換えて入力されるデータ信号などの
クロックパルス発生を容易にかつ精度を高く行うことが
できる効果がある。
図は本発明実施例の構成を示すブロック構成図。
l・・・エラーパルス検出部、2・・・アンドゲート、
3.5.8.10.11・・・カウンタ、4・・・切替
ゲート部、6.12・・・リセットパルス発生部、7・
・・変移点検出部、9・・・オアゲート、13・・・水
晶発振部。
3.5.8.10.11・・・カウンタ、4・・・切替
ゲート部、6.12・・・リセットパルス発生部、7・
・・変移点検出部、9・・・オアゲート、13・・・水
晶発振部。
Claims (1)
- 【特許請求の範囲】 1、水晶発振部が発振する周波数を分周して生成した第
一クロックパルスを特定期間にわたり再生クロックパル
スとして出力する第一カウンタと、この第一カウンタを
リセットする第一リセットパルス発生部と、 上記水晶発振部が発振する周波数を分周して生成した第
二クロックパルスを特定期間にわたり再生クロックパル
スとして出力する第二カウンタと、この第二カウンタを
リセットする第二リセットパルス発生部と、 到来するデータ信号の位相と第一クロックパルスの位相
との差量を検出するエラーパルス検出部と、 この差量を平均化する位相差量平均部と を備えたクロックパルス発生回路において、上記位相差
量平均部は、特定期間が終了するまで加算平均を繰り返
す構成である ことを特徴とするクロックパルス発生回路。 2、上記位相差量平均部は、到来するデータ信号の変移
点の個数が所定の個数に達したことを検出する変移点検
出部およびこの変移点検出部の検出結果に応じて上記第
二リセットパルス発生部を有効にする切替ゲート部を含
む請求項1記載のクロックパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2220831A JP2885494B2 (ja) | 1990-08-21 | 1990-08-21 | クロックパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2220831A JP2885494B2 (ja) | 1990-08-21 | 1990-08-21 | クロックパルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04103239A true JPH04103239A (ja) | 1992-04-06 |
| JP2885494B2 JP2885494B2 (ja) | 1999-04-26 |
Family
ID=16757230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2220831A Expired - Fee Related JP2885494B2 (ja) | 1990-08-21 | 1990-08-21 | クロックパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885494B2 (ja) |
-
1990
- 1990-08-21 JP JP2220831A patent/JP2885494B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2885494B2 (ja) | 1999-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3066690B2 (ja) | 位相同期発振回路 | |
| JPS6338584Y2 (ja) | ||
| JP4659190B2 (ja) | 波形測定装置 | |
| JP3555372B2 (ja) | 同期処理回路 | |
| JPH02124637A (ja) | 同期検出回路 | |
| JPH09312635A (ja) | クロック信号伝送装置 | |
| JP2885494B2 (ja) | クロックパルス発生回路 | |
| JPH0783980A (ja) | ジッタ/ワンダ解析装置 | |
| JP3425767B2 (ja) | バイフェーズ変調ディジタル信号からクロック信号を発生する方法及び装置 | |
| US4131854A (en) | Switching circuit for regulating the repetition rate of clock pulses | |
| JP3371913B2 (ja) | 波形歪補正装置 | |
| JPH0157539B2 (ja) | ||
| JPH01303824A (ja) | ジッタのある信号の時間差測定回路 | |
| JPH04268841A (ja) | 相互同期装置 | |
| JP2663696B2 (ja) | 自動周波数制御方式 | |
| JPS585614B2 (ja) | 位相同期発振器 | |
| JP2897571B2 (ja) | 時間軸補正装置 | |
| JP3708900B2 (ja) | ジッタ測定器 | |
| JPH0455274B2 (ja) | ||
| JP2692669B2 (ja) | クロック生成回路 | |
| JPS62230117A (ja) | Pll回路 | |
| JPH0126596B2 (ja) | ||
| JP2912680B2 (ja) | デジタル位相同期装置 | |
| RU1786659C (ru) | Устройство восстановлени несущей фазоманипулированного сигнала | |
| JPH05199498A (ja) | クロツク発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |