JPH0455274B2

JPH0455274B2 -

Info

Publication number: JPH0455274B2
Application number: JP23587485A
Authority: JP
Inventors: Hiroyuki Matsura; Akira Oote; Hideto Iwaoka
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1985-10-22
Filing date: 1985-10-22
Publication date: 1992-09-02
Also published as: JPS6295487A

Description

【発明の詳細な説明】イ「発明の目的」〔産業上の利用分野〕本発明は、時間幅計測装置に関するものであ
る。更に詳述すると、基準クロツク信号の周期以
下の所謂端数時間をも正確に測定することができ
る時間幅計測装置に関するものである。

〔従来の技術〕

信号の周波数や周期等の測定をする装置とし
て、ユニバーサル・カウンタが広く使用されてい
る。また、このようなカウンタに限らず、例えば
LSIテスタ等の装置には、測定対象である信号の
或る時点から或る時点までの時間幅を測定する装
置が使われている。

電気通信分野の発展に伴い、近年、取扱われる
信号の周波数が高くなり、また、信号の時間幅を
高精度（高分解能）で計測することが要求される
ようになつてきた。

一般に、時間幅を高精度で測定するには、次の
ような原理が採用されている。被測定時間幅Tx
で開放となるようなゲートに、周期T₀のクロツ
ク信号を通し、そのクロツクの通過個数Ｎをカウ
ントする。そして、NT₀を時間幅とするもので
ある。この方法は、クロツクの周波数を上げるほ
ど分解能が向上するが、実際には回路素子の速度
に限界がある。即ち、この手段は、クロツクの周
期以上の分解能で測定することはできない。

上記の方法では、厳密に言うと、Tx＝NT₀と
はならず、TxNT₀である。これは、通常、Tx
がT₀で割切れず、小さい端数の時間が存在する
からである。これを第４図に示す。第４図におい
て、ΔT₁はTxの立上がりエツジから、その直後
に発生するクロツクC₀までの端数の時間であり、
ΔT₂はTxの立下りエツジから、その直後に発生
するクロツクC_oまでの端数の時間である。そし
て、クロツク信号C₀とC_oの間の期間ゲートを開
放［第４図のニ参照］して、通過するクロツクの
数をカウントするクロツクの数をカウントする。
その期間におけるクロツクの数をＮとすると［第
４図のホ］時間幅Txは(1)式で表わされる。

Tx＝NT₀＋ΔT₁−ΔT₂ (1) 従つて、端数の時間ΔT₁とΔT₂を測定すれば、
クロツクの周期T₀以上の分解能で時間幅Txの測
定が可能となることが(1)式から分る。

この端数時間ΔTを測定することができる公知
の手段としてタイムバーニア（time vernier）方
式がある。このタイムバーニア方式は、ノギスの
原理を時間軸について応用したもので、第５図を
用いて説明する。この方式は、周期T₀の主クロ
ツクのほかに、端数時間ΔTの開始時点で発生す
る周期T₀′（T₀′＞T₀）のバーニア・クロツクが
必要である。両クロツクの位相が一致する時点ま
でのクロツク数Ｎを計数すると、 ΔT＝Ｎ（T₀′−T₀）としてΔTが求まる。分解能は両クロツクの周期
差（T₀′−T₀）で与えられる。

〔発明が解決しようとする問題点〕

しかし、以上のような手段は、第５図のように
主クロツクとバーニアクロツクとが一致するまで
時間がかかり、高速の繰返し測定やリアルタイム
の測定ができないという問題がある。

本発明の目的は、高速の繰返し測定、リアルタ
イムの測定、高分解能の測定ができる時間幅計測
装置を提供することである。

ロ「発明の構成」〔問題点を解決するための手段〕本発明は、上記問題点を解決するために、被測定時間幅の始点と終点に対応したスタート
パルスとストツプパルスと、ゲーテイングクロツ
ク信号とを出力することができる制御回路と、このゲーテイングクロツク信号を計数するカウ
ンタとを備え、カウンタの出力と所謂端数時間と
から被測定時間幅を計測する装置において、スタートパルスとストツプパルスに同期し、一
定のパルス幅を有したストローブ信号を出力する
手段と、このストローブ信号のパルス幅の期間は発振を
停止し、ストローブ信号のパルスが消失した後
は、クロツク信号の周期で発振動作を行なう発振
手段と、発振手段の出力信号とクロツク信号との位相差
を検出する位相検出器と、からなる端数時間測定回路を備え、この端数時間測定回路からの位相差信号を基に
演算して端数時間を算出し、被測定時間幅を計測
するようにしたものである。

〔実施例〕

以下、図面を用いて本発明を詳しく説明する。

第１図は、本発明の要部である端数時間測定回
路の構成例を示した図である。また、第２図は本
発明に係る時間幅計測装置のブロツク図を示した
ものであり、第３図はタイムトヤートである。

まず、第２図を用いて本発明に係る時間幅計測
装置の全体を説明する。同図において、１は入力
アンプであり、入力端子ｐ１から導入した被測定
の時間幅を持つ信号を波形整形して、第３図イに
示すような矩形波に整形する。３は制御回路であ
り、被測定の時間幅Txを持つ入力アンプ１から
の信号とクロツク信号とを導入し、被測定時間幅
Txの始点と終点に対応したスタートパルスｓ１
とストツプパルスｓ２と、ゲーテイングクロツク
信号ｓ４とを出力することができる。５はカウン
タであり、制御回路３から導入したゲーテイング
クロツク信号ｓ４が或るレベルをよぎる回数を計
測する。７はクロツク発生器であり、周期T₀の
時間基準となるクロツク信号を発生する。８，９
は端数時間測定回路であり、スタートパルスｓ
１、ストツプパルスｓ２及びクロツク信号を導入
し、端数時間の算出の基礎となる位相差の信号を
出力する機能を有したものである。８，９はどち
らも同じ構成をしており、端数時間測定回路８は
スタートパルスｓ１の時に生ずる第１の端数時間
ΔT₁の算出の基になる位相差の信号を出力し、端
数時間測定回路９はストツプパルスｓ２の時に生
ずる第２の端数時間ΔT₂の算出の基になる位相差
の信号を出力するものである。この端数時間測定
回路８，９の構成は、第１図に詳しく描いてあ
る。１１はマイクロプロセツサであり、カウンタ
５と端数時間測定回路８，９から信号を導入し、
時間幅を算出するための算出を行なうものであ
る。

第１図において、２１は立上がり検出回路であ
り、入力端子ｐ３に印加されたスタートパルスｓ
１又はストツプパルスｓ２の立上がりエツジを検
出し、第３図ニに示す一定なパルス幅τ₀のストロ
ーブ信号stを出力するものである。

２２はVCO（voltage controlled oscillator）
であり、反転器ａと遅延器ｂとで、第１図のよう
にループを形成している。そして、例えば、可変
容量ダイオードc₂を設け、この容量を外部から印
加された電圧信号ｓ６で変化させることにより、
この電圧に応じた周波数で発振するようにしてい
る。このVCO２２はストローブ信号stが“ロー”
なら発振し、“ハイ”なら発振を停止するように
動作する。そして、“ハイ”→“ロー”に変化し
た時に発振がスタートするように動作する。

２３は位相検出器であり、VCO２２の出力信
号ｓ５とクロツク信号srとを導入し、この２つの
信号の位相差に応じた信号を出力するものであ
る。この位相検出器２３の出力は選択回路２４に
導かれる。

選択回路２４は、フリツプフロツプ２７からの
信号ｓ７により制御される。この信号ｓ７が、例
えば、“ロー”なら位相検出器２３からの信号を
そのまま次段へ出力し、“ハイ”なら、この信号
ｓ７が印加された時の位相検出器２３の出力状態
をホールドして次段へ出力するものである。選択
回路２４の出力はループフイルタ２５に導入さ
れ、このループフイルタ２５の出力信号ｓ６は
VCO２２の可変容量ダイオードc₂を制御する。
このループフイルタ２５はVCO２２と結合して
PLL回路を構成し、このPLL回路のため適当な
時定数を持つている。位相検出器２３の出力は
AD変換器２６により高速にデジタル信号に変換
され、第２図におけるマイクロプロセツサ１１に
て後述する演算を施される。フリツプフロツプ２
７は端子ｐ５に印加された信号ｓ８によりセツ
ト、リセツトされる。

以上のように構成された第１図、第２図の回路
の動作を説明する。

入力端子ｐ１に印加された被測定の時間幅を有
する信号は、入力アンプ１で波形整形され、第３
図のイのような信号となつて、制御回路３に導入
される。制御回路３では、第３図イの信号の立上
がりエツジと立下りエツジとで、それぞれ第３図
ロ，ハに示すようにスタートパルスｓ１とストツ
パパルスｓ２を出力する。また、制御回路３で
は、クロツク発生器７からクロツク信号を導入
し、スタートパルスｓ１、ストツプパルスｓ２が
発生した後に生ずるクロツク信号C₀とCnの期間、
開放となるゲート回路（図示せず）を有してお
り、このゲート回路を通過するゲーテイングクロ
ツク信号ｓ４は、第３図のチで表わされる。この
ゲーテイングクロツク信号ｓ４はカウンタ５で計
数（カウント数Ｎ）され、その後マイクロプロセ
ツサ１１にて、(1)式で示すNT₀の演算が施され
る。

一方、端数時間測定回路８では、スタートパル
スｓ１を導入し、以下の動作により端数時間ΔT₁
の算出の基になる位相差の信号を出力する。

以下第１図を主に参照しながら、端数時間の算
出の基になる位相差の信号が得られる動作を説明
する。

VCO２２は、遅延器ｂにより或る周波数で発
振している。位相検出器２３は、導入した２つの
信号（クロツク信号srとVCO２２からの信号ｓ
５）の位相差に応じた信号を出力している。一
方、フリツプフロツプ２７からの信号ｓ７が“ロ
ー”であるとすると、選択回路２４は位相検出器
２３からの信号を次段へ伝える。そして、この位
相差に応じた信号はループフイルタ２５を介して
電圧信号ｓ６となり、可変容量ダイオードc₂を制
御する。そして、この位相差がゼロとなるように
帰還がかかつているため、VCO２２が発振する
信号ｓ５の位相とクロツク信号srとは、同位相に
なつている。

このような状態で、スタートパルスｓ１が印加
されると、立上がり検出回路２１は第３図ニの如
く、一定のパルス幅τ₀のストローブ信号stを出力
する。その結果、VCO２２はこのパルス幅τ₀の
期間、発振を停止する。そして、このストローブ
信号stが消失すると、これに同期してVCO２２
は再び発振を開始する。

なお、ストローブ信号stの発生に同期して、フ
リツプフロツプ２７は反転するので、信号ｓ７は
“ハイ”となつている。従つて、選択回路２４は、
発振が停止する直前の信号ｓ５とクロツク信号sr
との位相差の値をホールドして出力する。このホ
ールド値は、原理的にVCO２２の出力信号ｓ５
とクロツク信号srとが、同位相であつた時の値で
あるため、ストローブ信号stが消失した後に再び
発振するVCO２２の出力信号は、クロツク信号
srと同じ周波数である。即ち、VCO２２におけ
る再発振した出力信号ｓ５の位相は、クロツク信
号srと第３図に示すδ₁の位相差となる。ここで、
第３図のホとトから、位相シフト量δ₁は、(2)式で
表わされる。

δ₁＝τ₁＋τ₀＋T₀／２−T₀ (2) ここで、 T₀：クロツク信号srの周期 τ₁：スタートパルスの発生時と、それ以前のク
ロツク信号の立上がりとの時間差 τ₁＝T₀−ΔT₁であるから、第１の端数時間ΔT₁
は、(2)式を書換えて(3)式で表わすことができる。

ΔT₁＝τ₀−δ₁＋T₀／２ (3) この位相シフト量δ₁は、位相検出器２３の出力
値であり、これはAD変換器２６にて、高速にデ
ジタル値に変換され、信号ｓ９となつて、マイク
ロプロセツサ１１に送られる。

ここで、(3)式において、ストローブ信号のパル
ス幅τ₀とクロツク信号の周期T₀は、予め既知の
ものであり、δ₁の値は信号ｓ９から分るので、マ
イクロプロセツサ１１にて、(3)式の演算を行なう
ことにより、第１の端数時間ΔT₁を算出すること
ができる。

次に被測定時間幅を表わす信号が立下り、スト
ツプパルスｓ２が第３図のようなタイミングで発
生すると、ｓ２は、端数時間測定回路９へ印加さ
れる。この場合、VCO２２の出力信号ｓ５の位
相シフト量δ₂は、第３図のヘとトから(4)式で表わ
される。

δ₂＝τ₂＋τ₀−T₀ (4) τ₂：ストツプパルスの発生時と、それ以前のク
ロツク信号の立上がりとの時間差従つて、第２の端数時間ΔT₂は(5)式で表わされ
る。

ΔT₂＝τ₀−δ₂ (5) この場合も、上述と同様に位相差δ₂の値が信号
ｓ９から分るので、マイクロプロセツサ１１に
て、(5)式の演算を行なうことにより、第２の端数
時間ΔT₂を算出することができる。

なお、端数時間を算出する式が、(3)と(5)式の２
通りに分かれるが、これは、スタートパルスｓ
１、ストツプパルスｓ２が発生したタイミング
が、クロツク信号の“ハイ”レベルの時か、“ロ
ー”レベルの時かで異なつてくる。

即ち、クロツク信号srが“ハイ”レベルの時に
スタートパルスｓ１又はストツプパルスｓ２が発
生した場合は、端数時間は(3)式で演算する。逆に
“ロー”レベルの時に発生した場合は、端数時間
は(5)式で演算をする。

従つて、マイクロプロセツサ１１はスタートパ
ルスｓ１、ストツプパルスｓ２が発生した時にお
けるクロツク信号の“ハイ”“ロー”のレベル情
報を端数時間測定回路８，９から導入しておけ
ば、容易に(3)式、(5)式の選択を行なうことがで
き、正しく端数時間を算出することができる。

なお、このレベル情報を検知する回路及びこの
情報をマイクロプロセツサ１１に伝達する経路
は、ごく常識的な手段で達成できるので第１図、
第２図ではその記載を省略してある。

以上の結果、マイクロプロセツサ１１では、(1)
式による演算を更に施して測定対象の時間幅Tx
を算出することができる。

なお、スタートパルスｓ１及びストツプパルス
ｓ２の後、次の端数時間の測定に備えて、VCO
２２における信号ｓ５をクロツク信号srと同位相
にしておかなければならない。そのため、端子ｐ
５にリセツト信号ｓ８を印加し（例えば、マイク
ロプロセツサ１１から出力する）、フリツプフロ
ツプ２７をリセツトし、信号ｓ７を“ロー”に
し、位相検出器２３からの信号を次段へ伝えるよ
うにする。

なお、上述にてフリツプフロツプ２７からの信
号ｓ７を変えた結果、急にホールドを解除する
と、周波数が大きくくずれて、これが徐々に戻る
可能性がある。ここでは、周波数を変えずに位相
を戻すだけでよいから、第６図のように、スイツ
チ３３を設け、通常は接点ｈ側に接続しておく。
そして上記したように位相を戻す時だけ、接点ｇ
に接続する。接点ｇの場合は、位相差に比例した
（１／αにした）ものが加算されていて、高速に
位相差を補正することができる。そして、位相差
がなくなつたことは、一致検出器３２でチエツク
し、一致したらスイツチ３３の接点をｈ側にす
る。続いてリセツト信号ｓ８で選択回路２４のホ
ールドを解除する。このようにすることで、上記
の問題を解決することができる。

また、AD変換を複数回行なつて、その結果を
統計処理すれば、位相差δ₁，δ₂の測定精度を向上
させることができる。

また、AD変換器２６の前にローパスフイルタ
（図示せず）を設けることによりノズルをカツト
することができる。

また、位相検出器２３において、位相差をパルス
幅として検出し、それを例えばRCフイルタを用
いて電圧値へ変換するように構成すると、出力が
安定するまで時定数だけ時間がかかる。またリツ
プルも発生し、誤差の原因となる。そこで、位相
検出器２３の構成を第７図のようにすると以上の
欠点を解決することができる。第７図は第１図の
位相検出器２３の具体例を示した図であり、同図
の出力信号ｓ１２は第１図の選択回路２４とAD
変換器２６に導かれる。また、第８図は第７図回
路のタイムチヤートである。第７図において、位
相弁別回路４１は、VCO２２からの信号ｓ５と
クロツク信号srとの位相を判別し、位相差δ（第
８図参照）に対応したパルス幅でスイツチ４３の
切替えを制御する。その結果、スイツチ４３は信
号ｓ１０（第８図参照）を次段の区間平均回路
（積分器４５とサンプルホールド回路４７と帰還
抵抗Ｒとで構成）へ出力する。このサンプルホー
ルド回路４７はクロツク信号srの立上がりエツジ
に同期した信号ｓ１１（第８図参照）のタイミン
グで積分器４５の出力をサンプリングし、その他
の期間は、そのサンプリングした値を保持する。
第８図のタイムチヤートで、時刻C₀までは、信
号ｓ５とクロツク信号srの位相は一致している。
この場合、信号ｓ１０とこの第７図回路の出力信
号ｓ１２は、共にOvである。

次に時刻C₁で、信号ｓ５がクロツク信号srに対
してδの位相遅れになると、スイツチ４３の出力
信号ｓ１０はパルス幅δの信号となる。

区間平均回路の定数がAT₀／CR＝１のとき、出力は入力に高速に追従することが知られており、第
７図回路の出力信号ｓ１２は、２サンプル目（時
刻C₃）で一定となる。なお、Ａはサンプルホー
ルド回路４７の増幅器の増幅度であり、Ｃは積分
器４５のコンデンサの容量であり、Ｒは帰還抵抗
の値であり、T₀はクロツク信号の周期である。

このように位相検出器２３として、位相弁別回
路４１と区間平均回路を組合せ、リツプルの無い
位相差電圧を短時間で得るようにすれば、高速
で、高精度のAD変換が可能となる。

ハ「本発明の効果」以上述べたように、本発明によれば次の効果が
得られる。

従来の装置は、主クロツクとバーニアクロツ
クとが一致するまでの時間を必要とする。この
時間は、将来、AD変換器の動作速度が現在よ
りもつと速くなつたとしても、原理的に必要な
時間であり、改善の余地はない。

一方、本発明に係る装置においては、位相検
出器２３の出力を直接AD変換し、その後、マ
イクロコンピユータ等で演算するものである
が、AD変換器は、現在、並列型AD変換器等、
非常に高速のものがあり、このようなことから
本発明は動作原理的に従来手段より高速化でき
るものである。

従つて、高速でかつリアルタイムで時間幅の
計測を行なうことができる。

位相検出器２３の出力を必要に応じて複数回
計測することができるので、これを統計処理す
ることにより、精度の高い端数時間を測定する
ことができる。

タイムバーニア方式では、主クロツクとバー
ニアクロツクの位相の一致点を検出しているの
で一定の時間が絶対的に必要である。本発明で
は、VCO２２の信号ｓ５とクロツク信号srの
位相差を検出しているので、直ちにこの位相差
を出力し、短時間に端数時間を計測することが
できるし、また、時間は少し余分にかかるが、
複数回、位相差を計測し、統計処理して測定精
度を高めることもできる等、応用性が広い。

【図面の簡単な説明】

第１図は本発明の要部である端数時間測定回路
の構成例を示した図、第２図は本発明に係る時間
幅計測装置のブロツク図、第３図はタイムチヤー
ト、第４図は一般的な時間幅の計測原理を示す
図、第５図はタイムバーニア方式の動作を説明す
るための図、第６図は本発明の別の構成例を示す
図、第７図は位相検出器の具体例を示した図、第
８図は第７図回路のタイムチヤートである。１……入力アンプ、３……制御回路、５……カ
ウンタ、７……クロツク発生器、８，９……端数
時間測定回路、１１……マイクロプロセツサ、２
１……立上がり検出回路、２２……VCO、２３
……位相検出器、２４……選択回路、２５……ル
ープフイルタ、２６……AD変換器、２７……フ
リツプフロツプ、３０……加算器、３１……減衰
器、３２……一致検出器、３３……スイツチ。

Claims

【特許請求の範囲】１被測定時間幅の始点と終点に対応したスター
トパルスとストツプパルスと、ゲーテイングクロ
ツク信号とを出力することができる制御回路と、このゲーテイングクロツク信号を計数するカウ
ンタとを備え、カウンタの出力と所謂端数時間と
から被測定時間幅を計測する装置において、スタートパルスとストツプパルスに同期し、一
定のパルス幅を有したストローブ信号を出力する
手段と、このストローブ信号のパルス幅の期間は発振を
停止し、ストローブ信号のパルスが消失した後
は、クロツク信号の周期で発振動作を行なう発振
手段と、発振手段の出力信号とクロツク信号との位相差
を検出する位相検出器と、からなる端数時間測定回路を備え、この端数時間測定回路からの位相差信号を基に
演算して端数時間を算出し、被測定時間幅を計測
することを特徴とする時間幅計測装置。