JPH04104261A - 複写装置 - Google Patents
複写装置Info
- Publication number
- JPH04104261A JPH04104261A JP2223038A JP22303890A JPH04104261A JP H04104261 A JPH04104261 A JP H04104261A JP 2223038 A JP2223038 A JP 2223038A JP 22303890 A JP22303890 A JP 22303890A JP H04104261 A JPH04104261 A JP H04104261A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- slave
- master
- slave cpu
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 25
- 230000005856 abnormality Effects 0.000 abstract description 4
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 4
- 101100228149 Drosophila melanogaster Trl gene Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 101150082901 ADF3 gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Control Or Security For Electrophotography (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複写装置、特に各種オプション装置を付設し
た複写装置の制御用ＣＰＵの電源制御に関するものであ
る。
た複写装置の制御用ＣＰＵの電源制御に関するものであ
る。
最近、複写装置には基本的なコピー動作を行う本体に、
原稿自動送り装置であるＡＤＦ１両面複写用の再給紙装
置であるＡＤＨ，排紙の仕分は装置であるソート装置、
大量コピーのためのオプション給紙装置等を、オプショ
ンとして備えたもの、或は設置可能としたものが市販さ
れている。
原稿自動送り装置であるＡＤＦ１両面複写用の再給紙装
置であるＡＤＨ，排紙の仕分は装置であるソート装置、
大量コピーのためのオプション給紙装置等を、オプショ
ンとして備えたもの、或は設置可能としたものが市販さ
れている。
前記各オプションにはその制御を行うスレーブＣＰＵが
組み込まれていて、本体には本体の制御と前記スレーブ
ＣＰＵの通信制御を行うマスターＣＰＵが設置されるの
が一般になっている。
組み込まれていて、本体には本体の制御と前記スレーブ
ＣＰＵの通信制御を行うマスターＣＰＵが設置されるの
が一般になっている。
従来、前記スレーブＣＰＵ及びマスターＣＰＨの電源は
、第５図に示すように本体ｌに設置された１個の直流変
換器である直流電源６を共用とし、直流電源６より本体
ｌのマスターＣＰＬ１３とオプションのスレーブＣＰＵ
４に電力を供給する方法が一般に行われている。
、第５図に示すように本体ｌに設置された１個の直流変
換器である直流電源６を共用とし、直流電源６より本体
ｌのマスターＣＰＬ１３とオプションのスレーブＣＰＵ
４に電力を供給する方法が一般に行われている。
マスターＣＰＵ ３とスレーブＣＰＵ ４との間は、シ
リアル通信或は光通信を行う通信線５によって接続され
て通信制御が行われている。
リアル通信或は光通信を行う通信線５によって接続され
て通信制御が行われている。
以上のような複写装置において、通信異常が生じると、
マスターＣＰＵ ３は事故発生表示の信号を出してコピ
ー動作を禁止する。
マスターＣＰＵ ３は事故発生表示の信号を出してコピ
ー動作を禁止する。
また、放電ノイズ等によってマスターＣＰＵ ３或はス
レーブＣＰＵ ４のいずれかが暴走したときは、これを
監視する回路が働いて、システム全体（回路を含む）の
作動を禁止し、事故発生表示或はサービスコールの信号
を出すようになっている。
レーブＣＰＵ ４のいずれかが暴走したときは、これを
監視する回路が働いて、システム全体（回路を含む）の
作動を禁止し、事故発生表示或はサービスコールの信号
を出すようになっている。
第６図は前記マスターＣＰＵ ３とスレーブＣＰＵ ４
の作動状態を示すタイムチャートで、第６図（ａ）はマ
スターＣＰＵ ３の作動状態、第６図（ｂ）はスレーブ
ＣＰＵ ４の作動状態、第６図（ｃ）は直流電源６の出
力電圧を示し、ＶｏはＣＰＵ３，４の作動可能な電圧を
示す。ｔｏにおいて、メインスイッチ８がＯＮにされる
と直流電源６の出力電圧が立ち上がり、出力電圧がｖｏ
に達するとマスターＣＰＵ ３及びスレーブＣＰＵ ４
の作動が開始する。
の作動状態を示すタイムチャートで、第６図（ａ）はマ
スターＣＰＵ ３の作動状態、第６図（ｂ）はスレーブ
ＣＰＵ ４の作動状態、第６図（ｃ）は直流電源６の出
力電圧を示し、ＶｏはＣＰＵ３，４の作動可能な電圧を
示す。ｔｏにおいて、メインスイッチ８がＯＮにされる
と直流電源６の出力電圧が立ち上がり、出力電圧がｖｏ
に達するとマスターＣＰＵ ３及びスレーブＣＰＵ ４
の作動が開始する。
〔発明が解決しようとする課題〕
従来、前記複写装置において、事故発生表示の信号が第
６図のｔｌの時点で出されたとすると、マスターＣＰＵ
３のみリセットされ、数百ｍ５ｅｃのリセット処理時
間Ｔ、ののち再起動されルーチンがイニシャライズされ
るようになっていた。
６図のｔｌの時点で出されたとすると、マスターＣＰＵ
３のみリセットされ、数百ｍ５ｅｃのリセット処理時
間Ｔ、ののち再起動されルーチンがイニシャライズされ
るようになっていた。
しかし、オプションのスレーブＣＰＵ ４は直流電源に
異常がない限りイニシャ、ライズされずにそのままの状
態を続けているので、マスターＣＰＵ ３との相互通信
に狂いが生じて通信異常となり、再び事故発生表示が出
される状態となる。従って、度メインスイッチ８を切ら
なければ正常に戻らないという不便さがあった、しかし
、このことを知らないユーザは一々サービスマンを呼ぶ
ことになるという問題点があった。
異常がない限りイニシャ、ライズされずにそのままの状
態を続けているので、マスターＣＰＵ ３との相互通信
に狂いが生じて通信異常となり、再び事故発生表示が出
される状態となる。従って、度メインスイッチ８を切ら
なければ正常に戻らないという不便さがあった、しかし
、このことを知らないユーザは一々サービスマンを呼ぶ
ことになるという問題点があった。
本発明はこれらの点を解決して、通信異常やＣＰＵの暴
走によってマスターＣＰＩＩ３がリセットされても、そ
ののちスレーブＣＰＵ ４との間の通信に異常を起こさ
ないようにして、正常に作動する複写装置を提供するこ
とを目的とする。
走によってマスターＣＰＩＩ３がリセットされても、そ
ののちスレーブＣＰＵ ４との間の通信に異常を起こさ
ないようにして、正常に作動する複写装置を提供するこ
とを目的とする。
上記目的は、オプション制御を行うスレーブＣＰＵを有
したオプションが設けられていて、本体制御を行うマス
ターＣＰＵと前記スレーブＣＰＵとの間で通信制御手段
を有し、前記スレーブＣＰＵへの電力供給を本体より供
給する供給手段を有した複写装置において、 前記マスターＣＰＵのリセット処理時間中は前記スレー
ブＣＰＵへの電力供給を禁止するよう制御することを特
徴とする複写装置によって達成される。
したオプションが設けられていて、本体制御を行うマス
ターＣＰＵと前記スレーブＣＰＵとの間で通信制御手段
を有し、前記スレーブＣＰＵへの電力供給を本体より供
給する供給手段を有した複写装置において、 前記マスターＣＰＵのリセット処理時間中は前記スレー
ブＣＰＵへの電力供給を禁止するよう制御することを特
徴とする複写装置によって達成される。
以下図面を用いて本発明の実施例について説明する。
第１図は本発明の一実施例の各ＣＰＵ及び直流電源の相
互関係を示すブロック図である。オプションには種々の
ものがあり複数のオプションが付加されるのが普通であ
るが、オプションが１種類の場合も複数の場合も同様で
あるから説明を簡単にするため、ＡＤＦのみがオプショ
ンとして設けられている場合について説明する。
互関係を示すブロック図である。オプションには種々の
ものがあり複数のオプションが付加されるのが普通であ
るが、オプションが１種類の場合も複数の場合も同様で
あるから説明を簡単にするため、ＡＤＦのみがオプショ
ンとして設けられている場合について説明する。
第１図において、本体ｌの上部には、ＡＤＦ ２が設け
られている。交流電源９との接続をＯＮ、ＯＦＦするメ
インスイッチ８がＯＮにされると、整流変圧された直流
電源６の出力がマスターＣＰ［＋３に供給される。する
と、マスターＣＰＵ ３はリレー７を閉にし、直流電力
をスレーブＣＰＵ ４に供給する。マスターＣＰＵ ３
とスレーブＣＰＵ ４との間の通信は、シリアル通信或
はシリアル通信の１種である光通信を行う通信線５によ
って行われる。マスターＣＰＵ ３はリレー７を、マス
ターＣＰＵ ３がリセットされると開に、リセット処理
が終了すると閉にするようになっている。
られている。交流電源９との接続をＯＮ、ＯＦＦするメ
インスイッチ８がＯＮにされると、整流変圧された直流
電源６の出力がマスターＣＰ［＋３に供給される。する
と、マスターＣＰＵ ３はリレー７を閉にし、直流電力
をスレーブＣＰＵ ４に供給する。マスターＣＰＵ ３
とスレーブＣＰＵ ４との間の通信は、シリアル通信或
はシリアル通信の１種である光通信を行う通信線５によ
って行われる。マスターＣＰＵ ３はリレー７を、マス
ターＣＰＵ ３がリセットされると開に、リセット処理
が終了すると閉にするようになっている。
第３図は第１図の実施例の作動状態を示すタイムチャー
トである。第３図（ａ）はマスターＣＰＵ ３の作動状
態、第３図（ｂ）はスレーブＣＰＵ ４の作動状態、第
３図（Ｃ）は直流電源６の作動状態を示している６ｔ１
１の時点にメインスイッチ８がＯＮにされて、直流電源
６の出力電圧が立ち上がり出力電圧が■。に達すると、
マスターＣＰＵ ３は作動を開始し、リレー７を閉にす
る。それで、スレーブＣＰＵ４は作動を開始する。ｔ、
の時点で事故発生表示を必要とする事故が生じると、マ
スターＣＰＵ ３は本体ｌの作動を禁止し、リセット処
理を開始するが、このときリレー７を開にしてスレーブ
ＣＰＵ ４への電力供給を遮断するので、スレーブＣＰ
Ｕ ４もその作動を停止する。約３００ｍ５ｅｃのリセ
ット処理時間Ｔを経過してリセット処理が終了するとマ
スターＣＰＵ ３はリレー７を閉にするので、スレーブ
ＣＰＵ ４も作動を開始する。このようにマスターＣＰ
Ｕ３とスレーブＣＰＵ ４はほぼ同時にルーチンのイニ
シャライズが行われるので、こののちの通信は異常を起
こすことなく正常に行われる。
トである。第３図（ａ）はマスターＣＰＵ ３の作動状
態、第３図（ｂ）はスレーブＣＰＵ ４の作動状態、第
３図（Ｃ）は直流電源６の作動状態を示している６ｔ１
１の時点にメインスイッチ８がＯＮにされて、直流電源
６の出力電圧が立ち上がり出力電圧が■。に達すると、
マスターＣＰＵ ３は作動を開始し、リレー７を閉にす
る。それで、スレーブＣＰＵ４は作動を開始する。ｔ、
の時点で事故発生表示を必要とする事故が生じると、マ
スターＣＰＵ ３は本体ｌの作動を禁止し、リセット処
理を開始するが、このときリレー７を開にしてスレーブ
ＣＰＵ ４への電力供給を遮断するので、スレーブＣＰ
Ｕ ４もその作動を停止する。約３００ｍ５ｅｃのリセ
ット処理時間Ｔを経過してリセット処理が終了するとマ
スターＣＰＵ ３はリレー７を閉にするので、スレーブ
ＣＰＵ ４も作動を開始する。このようにマスターＣＰ
Ｕ３とスレーブＣＰＵ ４はほぼ同時にルーチンのイニ
シャライズが行われるので、こののちの通信は異常を起
こすことなく正常に行われる。
第２図は本発明の他の実施例の各ＣＰＵ及び直流電源の
相互関係を示すブロック図である。説明を簡単にするた
めに第１図と同様の作用をなす部分は同一符号で表し重
複する説明は省略する。また、オプンヨンも第１図と同
じ＜ ＡＤＦのみが設置された場合を示している。
相互関係を示すブロック図である。説明を簡単にするた
めに第１図と同様の作用をなす部分は同一符号で表し重
複する説明は省略する。また、オプンヨンも第１図と同
じ＜ ＡＤＦのみが設置された場合を示している。
本実施例は、オプションのスレーブＣＰＵ ４の電源と
して、本体ｌより交流電力を受給し、これを直流変換す
る剛直流電源６ｂをＡＤＦ ２内に設けるようにし、本
体１内にはマスターＣＰＵ ３その他の直流電源として
、主直流電源６ａを設けたものである。本体ｌ内には剛
直流電源６ｂと交流電源９との間の回路を開閉するリレ
ー７ ａ、 ７ ｂを設け、マスターＣＰＵ ３によっ
てその作動時にはリレー７ａ。
して、本体ｌより交流電力を受給し、これを直流変換す
る剛直流電源６ｂをＡＤＦ ２内に設けるようにし、本
体１内にはマスターＣＰＵ ３その他の直流電源として
、主直流電源６ａを設けたものである。本体ｌ内には剛
直流電源６ｂと交流電源９との間の回路を開閉するリレ
ー７ ａ、 ７ ｂを設け、マスターＣＰＵ ３によっ
てその作動時にはリレー７ａ。
７ｂを閉とし、リセット処理時間中には開とする作動制
御がなされるようになっている。
御がなされるようになっている。
第４図は本実施例の作動時のタイムチャートである。第
４図（ａ）はマスターＣＰＬＩ３の作動状態、第４図（
ｂ）はスレーブＣＰＵ ４の作動状態、第４図（ｃ）は
剛直流電源６ｂの作動状態、第４図（ｄ）は主直流電源
６ａの作動状態を示している。
４図（ａ）はマスターＣＰＬＩ３の作動状態、第４図（
ｂ）はスレーブＣＰＵ ４の作動状態、第４図（ｃ）は
剛直流電源６ｂの作動状態、第４図（ｄ）は主直流電源
６ａの作動状態を示している。
図に示すように、メインスイッチ８をｔ、の時点でＯＮ
にすると、主直流電源６ａの出力が立ち上がり出力電圧
がＶ、に達するとマスターＣＰＵ ３が作動し、リレー
７ａ、７ｂを閉にする。それで、剛直流電源６ｂの出力
が立ち上がり出力電圧がｖｏに達するとスレーブＣＰＵ
４が作動状態になる。ｔｌの時点で事故が発生しマス
ターＣＰＵ ３がリセット状態になると、マスターＣＰ
Ｕ ３はリレー７ａ、７ｂを開にするので、剛直流電源
６ｂへの電力供給はＯＦＦとなり、従って、スレーブＣ
ＰＵ ４への電力供給は禁止状態になる。リセット処理
時間Ｔを経過するとマスターＣＰＵ ３は作動状態にな
り同時にリレー７ａ＋７ｂを閉にするので、再び剛直流
電源６ｂに電力が供給されスレーブＣＰＵ ４への電力
供給が開始され、ルーチンのイニシャライズが行われマ
スターＣＰＵ３との通信が可能な状態になる。
にすると、主直流電源６ａの出力が立ち上がり出力電圧
がＶ、に達するとマスターＣＰＵ ３が作動し、リレー
７ａ、７ｂを閉にする。それで、剛直流電源６ｂの出力
が立ち上がり出力電圧がｖｏに達するとスレーブＣＰＵ
４が作動状態になる。ｔｌの時点で事故が発生しマス
ターＣＰＵ ３がリセット状態になると、マスターＣＰ
Ｕ ３はリレー７ａ、７ｂを開にするので、剛直流電源
６ｂへの電力供給はＯＦＦとなり、従って、スレーブＣ
ＰＵ ４への電力供給は禁止状態になる。リセット処理
時間Ｔを経過するとマスターＣＰＵ ３は作動状態にな
り同時にリレー７ａ＋７ｂを閉にするので、再び剛直流
電源６ｂに電力が供給されスレーブＣＰＵ ４への電力
供給が開始され、ルーチンのイニシャライズが行われマ
スターＣＰＵ３との通信が可能な状態になる。
尚、回路の開閉用としてはリレーだけでなく、ＦＥＴや
トライアック等であっても可能である。
トライアック等であっても可能である。
本発明によれば以上説明したような構成と作動［１によ
り、マスターＣＰＵのリセッ処理時間中はスレーブＣＰ
Ｕの電源もＯＦＦとされるので、こののちマスターＣＰ
Ｕが作動を開始する時はスレーブＣＰＵも同時にイニシ
ャライズされることとなり、事故発生ののちに作動を開
始しても、通信異常を起こすことなく正常に作動するよ
うになる。従って、簡単な自動復帰可能な事故のたびに
一々サービスコールを表示することのない複写装置を提
供することができる。
り、マスターＣＰＵのリセッ処理時間中はスレーブＣＰ
Ｕの電源もＯＦＦとされるので、こののちマスターＣＰ
Ｕが作動を開始する時はスレーブＣＰＵも同時にイニシ
ャライズされることとなり、事故発生ののちに作動を開
始しても、通信異常を起こすことなく正常に作動するよ
うになる。従って、簡単な自動復帰可能な事故のたびに
一々サービスコールを表示することのない複写装置を提
供することができる。
第１図は本発明の一実施例の各ＣＰＩＪ及び直流電源の
相互関係を示すブロック図、 第２図は本発明の他の実施例の各ＣＰＵ及び直流電源の
相互関係を示すブロック図、 第３図は第１図の実施例の作動状態を示すタイムチャー
ト、 第４図は第２図の実施例の作動状態を示すタイムチャー
ト、 第５図は従来の複写装置の各ＣＰＵ及び直流電源の相互
関係を示すブロック図、 第６図は従来の複写装置のマスターＣＰＵ ３とスレー
ブＣＰＵ ４の作動状態を示すタイムチャートである。 ｌ・・・本体 ２・・・ＡＤＦ３・・・マス
ターＣＰＵ ４・・・スレーブＣＰＵ５・・・通
信線 ６・・・直流電源６ａ・・・主直流電源
６ｂ・・・剛直流電源７．７ａ、７ｂ・・・リレ
ー ８・・・メインスイッチ９・・・交流電源
相互関係を示すブロック図、 第２図は本発明の他の実施例の各ＣＰＵ及び直流電源の
相互関係を示すブロック図、 第３図は第１図の実施例の作動状態を示すタイムチャー
ト、 第４図は第２図の実施例の作動状態を示すタイムチャー
ト、 第５図は従来の複写装置の各ＣＰＵ及び直流電源の相互
関係を示すブロック図、 第６図は従来の複写装置のマスターＣＰＵ ３とスレー
ブＣＰＵ ４の作動状態を示すタイムチャートである。 ｌ・・・本体 ２・・・ＡＤＦ３・・・マス
ターＣＰＵ ４・・・スレーブＣＰＵ５・・・通
信線 ６・・・直流電源６ａ・・・主直流電源
６ｂ・・・剛直流電源７．７ａ、７ｂ・・・リレ
ー ８・・・メインスイッチ９・・・交流電源
Claims (1)
- オプション制御を行うスレーブＣＰＵを有したオプショ
ンが設けられていて、本体制御を行うマスターＣＰＵと
前記スレーブＣＰＵとの間で通信制御手段を有し、前記
スレーブＣＰＵへの電力供給を本体より供給する供給手
段を有した複写装置において、前記マスターＣＰＵのリ
セット処理時間中は前記スレーブＣＰＵへの電力供給を
禁止するよう制御することを特徴とする複写装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223038A JPH04104261A (ja) | 1990-08-24 | 1990-08-24 | 複写装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223038A JPH04104261A (ja) | 1990-08-24 | 1990-08-24 | 複写装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04104261A true JPH04104261A (ja) | 1992-04-06 |
Family
ID=16791871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2223038A Pending JPH04104261A (ja) | 1990-08-24 | 1990-08-24 | 複写装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04104261A (ja) |
-
1990
- 1990-08-24 JP JP2223038A patent/JPH04104261A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11155243A (ja) | 無停電電源装置及び無停電電源装置を備えたコンピュータシステム | |
| US6178515B1 (en) | Multi-CPU device capable of automatically shutdown general purpose OS when feed from main power supply is interrupted | |
| JP3133623B2 (ja) | 空調機器の制御装置 | |
| JP2002078195A (ja) | 電気機器、画像形成装置および電気機器の電力管理方法 | |
| JPS6073753A (ja) | マイクロプロセツサの暴走処理方式 | |
| JPH07194135A (ja) | インバータの制御装置 | |
| JP3514074B2 (ja) | モデム装置 | |
| JPH02168825A (ja) | バックアップ電源方式 | |
| JPH01231622A (ja) | 電源制御方式 | |
| JPS61276001A (ja) | 電子機器の制御装置 | |
| JPS58157251A (ja) | フアクシミリにおける節電方式 | |
| JPH04322138A (ja) | 交流電力供給システム | |
| JPH0568176B2 (ja) | ||
| JPH06309069A (ja) | バックアップ電源装置 | |
| JPH07230234A (ja) | 画像形成装置および画像形成装置のジャム処理方法 | |
| JPH04160420A (ja) | 無停電電源装置 | |
| JPH03185961A (ja) | ファクシミリ装置の電源投入方式 | |
| JPS61139844A (ja) | マイクロプロセサ組込み機器 | |
| JP2003067216A (ja) | Ｃｐｕ２重化方式 | |
| JPH10187293A (ja) | 電源制御装置 | |
| JPH0414840B2 (ja) | ||
| JPH08202233A (ja) | 画像形成装置 | |
| JPH05328616A (ja) | エンジン発電設備 | |
| JPH03101564A (ja) | ファクシミリ装置 | |
| JPH04150740A (ja) | 電源供給無停止装置 |