JPH0410472A - 保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、多層ポリシリコン配線を有する半導体集積回
路における保護回路に関するものである。

（ロ）従来の技術 第３図は従来の入力保護回路の一例を示す回路図である
。図において、（１）はフィールドトランジスタであり
、高いしきい値電圧を有する。（２）は入力端子、Ｒは
入力抵抗である。

次にこの入力保護回路の動作について説明する。入力端
子に入力サージ電圧が印加きれた場合には、フィールド
トランジスタ（１）がＯＮ状態となり抵抗器Ｒで制限し
たＯＮ電流がＶ　ｓｓクランプ流れるとともに、ドレイ
ンアバランシェ電流（ドしイン部におけるアバランシェ
降伏現象により生じた電流）が半導体基板を介して■、
５ラインに流れる。

これら２つの電流によって内部回路のゲート又はドレイ
ンにかかる過大電圧をクランプして内部回路の静を破壊
を防止していた。

ここで前記フィールドトランジスタ（１）は、１層のポ
リシリコン層とその上方に形成された１層のアルミニウ
ム層を有する一般の半導体集積回路においては、ポリシ
リコン層又はアルミニウム層をゲート電極としてフィー
ルド酸化膜上に配置した構造が用いられている。

すなわちポリシリコンゲートのフィールドトランジスタ
は、第４図に示すような断面構造を有している。

図において、（３）は半導体基板、（４）は基板り３）
上に形成きれたＬＯＧＯ５酸化膜、（５）は薄い酸化膜
である。（６）　、　（７）はソース・ドレイン拡散層
であり、（８）はポリシリコン層より成るゲート電極で
ある。

ここでソース・ドレイン拡散層（６）　、　（７）はゲ
ート電極（８）端に整合して基板（１）表面に形成され
ている。

一方アルミニウムゲートのフィールドトランジスタは、
第５図に示すような断面構造となっている。図において
、（９）は半導体基板、（１０）は基板（９）上に形成
されたＬＯＧＯ８酸化膜、（１１）はアルミニウム層よ
り成るゲート電極、（１２）はポリジノコン層とアルミ
ニウム層の間を絶縁するための層間膜であり、図示した
領域にはポリシリコン層がない為、ＬＯＧＯ３酸化膜（
１０）上に付着している。（１３）　、　（１４）はＬ
ＯＧＯ５端に整合して形成されたソース・ドレイン拡散
層である。

ところで、近年スタティックメモリ等においては高集積
化のために、ポリシリコン層を多層化したデバイス構造
を用いる方向にある。このような多層ポリシリコン層を
有する半導体集積回路において、入力保護回路は前述と
同様な回路構成を用いることができる。

この場合、ポリシリコンゲートのフィールドトランジス
タの構造については、第１層目のポリジノコン層をゲー
ト電極として構成することによって、第４図に示した前
述と同様な構造が考えられる。

一方、アルミニウムゲートのフィールドトランジスタの
構造については、第６図に示すような断面構造が考えら
れる。

すなわち図において、（１５）は半導体基板、（１６）
は基板（１５）上に形成されたＬＯＧＯ８酸化膜、（１
７）はアルミニウム層よりなるゲート電極である。

（１８）はポリシリコン層間を絶縁するための第１層間
膜であり、（１９）はポリシリコン層とアルミニウム層
の間を絶縁するための第２層間膜である。

（２０）　、　（２１）ハＬ　ＯＧ　ＯＳ端に整合して
形成されたソース・ドレイン拡散層である。

（ハ）発明が解決しようとする課題 ところで、第１層目のポリシリコン層を用いたポリシリ
コンゲートのフィールドトランジスタの構造は、大カサ
・−ジ電圧に対してフィールドトランジスタ自体の破壊
が起こりやすいという欠点があった。

すなわち、第４図に示した如く、ドレイン拡散層（７）
上には薄い酸化膜（５）を介してゲート電極（８）が配
置されているので、入力サージ電圧が入力端子（２）に
印加された場合、このドレイン拡散層（６）端部に電界
が集中することによって、薄い酸化膜（５）又はドレイ
ン拡散層（６）と基板（３）のなすＰＮ接合が破壊しや
すいためである。

一方、アルミニウムゲートのフィールドトランジスタの
構造では上記の問題は回避される反面、しきい値電圧が
著しく高くなるために入力サージ電圧を低くクランプす
ることが困難であり、結果として十分な静電破壊耐性を
確保できないという欠点を有していた。

本発明は斯上した問題点に鑑みて創作されたものであり
、多層ポリシリコン配線を有する半導体集積回路におい
て、フィールドトランジスタ自体の静電破壊を招くこと
なく、内部回路の静電破壊耐性を十分に確保した入力保
護回路を提供することを目的としている。

（ニ）課題を解決するための手段 本発明は、多層ポリシリコン配線を有する半導体集積回
路において、入力端子にゲート電極及びドレイン拡散層
が接続され、ソース拡散層が半導体基板に接地されたフ
ィールドトランジスタが設けられ、 前記ゲート電極が第２層目のポリシリコンで形成されて
いることを特徴としている。

（ホ）作用 本発明によれば、フィールドトランジスタのゲート電極
が第２層目のポリシリコン層で形成されているので、前
記フィールドトランジスタのゲート酸化膜はフィールド
酸化膜とその上方に形成されたポリシリコン層間を絶縁
するだめの層間膜とで構成される。

このため、前述の第１層目のポリシリコン層を用いたフ
ィールドトランジスタと比べてドレイン拡散層の端部に
おける電界を緩和し、フィールドトランジスタ自体の静
電破壊耐性を十分に確保することができる。

しかも、しきい値電圧は前述のアルミニウムゲートのフ
ィールドトランジスタと比べて第２層間膜（１９）を除
いた分低いので、入力サージ電圧をより低くクランプす
ることができる。

したがって、本発明によればフィールドトランジスタの
破壊を伴なうことなく、静電破壊耐性を十分に確保した
入力保護回路を提供することが可能である。

（へ）実施例 次に、第１図及び第２図を参照しながら本発明の詳細な
説明する。第１図は本発明の保護回路の一例を示す回路
図である。図において、（３１）はフィールドトランジ
スタであり、（３２）は端子であり、入力端子、出力端
子、入出力端子のうちいずれでもよい。また、端子（３
２）とゲート間またはゲートとドレイン間に電流を制限
するだめの抵抗を設けてもよい。

第２図は、前記フィールドトランジスタの構造を示す断
面図である。図において、（３３）はＰ型ジノコン基板
、（３４）は基板（３３）上に約５０００人の膜厚に形
成されたＬＯＧＯ８酸化膜、（３５）は５００人の膜厚
に形成された薄い酸化膜である。（３６）はポリシリコ
ン層間を絶縁するための５ｉＯａよりなる第１層間膜で
あって、約２０００人の膜厚に形成されている。（３７
）は第２層目のポリシリコン膜よれなるゲート電極であ
り、約４０００人の膜厚に形成され、かつ低抵抗化のた
めに燐を多量にドープしたものである。（３８）は、ゲ
ート電極（３７）とその上方に形成されるアルミニウム
層の間を絶縁するためのＢＰＳＧよりなる第２層間膜で
あって約７０００人の膜厚に形成されている。（３９）
　。

（４０）はＬＯＣＯ８端に整合して形成されたＮ型のソ
ース・ドレイン拡散層であり、（４１）はボロンのイオ
ン注入によって形成されたチャンネルストッパー層であ
り、Ｉ　Ｘ　１０　’　”ａｔｏｍ／　ｃｍ　”程度の
表面濃度を有している。

本発明の特徴とする点は前述の如くフィールドトランジ
スタのゲート電極（３７）が第２層目のポリシリコン層
で形成されていることにあり、ゲート酸化膜厚が第１層
間膜（３６）の分だけ厚くなっている。このため、第１
層目のポリシリコン層をゲート電極に用いたフィールド
トランジスタと比べて、ＬＯＧＯ３端に位置するドレイ
ン拡散層（４０）端部における電界を緩和し、フィール
ドトランジスタ自体の静電破壊耐性を十分に確保するこ
とができるのである。

ところで本発明の実施例に係るフィールドトランジスタ
のしきい値電圧、従来例に係る第１層目のポリシリコン
層を用いたフィールドトランジスタ、アルミニウムゲー
トのフィールドトランジスタのしきい値電圧は、それぞ
れ実測によれば、２２Ｖ、２３Ｖ、３０Ｖであった。

したがって本発明の実施例に係るフィールドトランジス
タによれば、しきい値電圧が比較的低いので、入力ザー
ジ電圧をより低くクランプすることができるので、内部
回路の保護上有利であるといえる。

ここで、本発明の実施例に係るフィールドトランジスタ
のしきい値電圧が第１層目のポリシリコン層を用いたフ
ィールドトランジスタのしさい値電圧と比べてやや低く
なる理由は、第２層間膜（３８）の構成物質であるＢＰ
ＳＧから酸素がゲート電極（３７）、ｍ　Ｉ　Ｍ　間Ｗ
ｋ　（３６）、ＬＯＣＯ８ｖ化膜（３４）を通過して拡
散し、チャンネルストッパー７５（４１）との反応によ
り、その濃度を低下きせるためか、あるいは界面準位を
変化させるためと推定きれる。なお本発明において、さ
らに静電破壊耐性を向上させるためには、第１図に示し
た如く、フィールドトランジスタ（３１）のソースと基
板（３３）との間に抵抗器を設けるとよい。

この抵抗器は、基板を構成要素としたいわゆる基板抵抗
によって形成すると良い。このような構成によれは、ド
レイン拡散層〈４０）部での電流密度を低減できるので
、フィールドトランジスタを保護できるとともに、その
上方に他の回路構成を配置できることにより、集積度の
向上を阻害することなく静電破壊耐性を向上することが
できる。

（ト）発明の詳細 な説明したように、本発明によれば、多層ポリシリコン
配線を有する半導体集積回路において、入力保護回路を
構成するフィールドトランジスタのゲート電極が第２層
目のポリシリコン層で形成されている。

このような構造によれば、ゲート酸化膜を比較的厚くで
きるのでフィールドトランジスタ自体の静電破壊耐性を
十分に確保できるとともに、しきい値電圧が著しく高く
なることがないから入力サージ電圧を比較的低いレベル
にクランプし、内部回路の保護を十分に達成することが
できる。

【図面の簡単な説明】

第１図は本発明の実施例に係る入力保護回路の回路図、
第２図は第１図におけるフィールドトランジスタの断面
図、第３図は従来例に係る入力保護回路の回路図、第４
図、乃至第６図は第３図におけるフィールドトランジス
タの断面図である。

Claims (2)

【特許請求の範囲】
1. （１）多層ポリシリコン配線を有する半導体集積回路の
   保護回路において、 端子にゲート電極及びドレイン拡散層が接続され、ソー
   ス拡散層が半導体基板に接地されたフィールドトランジ
   スタが設けられ、 前記ゲート電極が第２層目のポリシリコン層で形成され
   ていることを特徴とする保護回路。
2. （２）前記ソース拡散層と基板との間に抵抗器が設けら
   れ、該抵抗器は基板抵抗よりなることを特徴とする請求
   項第１項記載の保護回路。