JPH0410628A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0410628A JPH0410628A JP2114493A JP11449390A JPH0410628A JP H0410628 A JPH0410628 A JP H0410628A JP 2114493 A JP2114493 A JP 2114493A JP 11449390 A JP11449390 A JP 11449390A JP H0410628 A JPH0410628 A JP H0410628A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- inas
- switching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特に化合物半導体の切換えスイッ
チング素子に係わる。
チング素子に係わる。
本発明は半導体装置に係わり、タイプ２のヘテロ接合を
形成する第１及び第２の化合物半導体より成り、その第
１の化合物半導体による第１及び第３の化合物半導体層
間に、第２の化合物半導体による第２の化合物半導体層
が挟み込まれて積層されて各化合物半導体層間にそれぞ
れタイプ２の第１及び第２のヘテロ接合を形成し、第２
及び第３の化合物半導体層間の印加電圧制御によって第
１及び第２のヘテロ接合を横切る通電路と、第１の接合
のみを横切る通電路の切換えを行うようにして単一の化
合物半導体装置によって２つの通電路すなわち２つの回
路系の切換えを行うことができるようにする。
形成する第１及び第２の化合物半導体より成り、その第
１の化合物半導体による第１及び第３の化合物半導体層
間に、第２の化合物半導体による第２の化合物半導体層
が挟み込まれて積層されて各化合物半導体層間にそれぞ
れタイプ２の第１及び第２のヘテロ接合を形成し、第２
及び第３の化合物半導体層間の印加電圧制御によって第
１及び第２のヘテロ接合を横切る通電路と、第１の接合
のみを横切る通電路の切換えを行うようにして単一の化
合物半導体装置によって２つの通電路すなわち２つの回
路系の切換えを行うことができるようにする。
通常例えば第３図に示すように負荷Ｒ１及びＲ２を有す
る２つの回路系を切換え導通させる半導体スイッチング
装置は、各回路系にそれぞれスイッチングトランジスタ
Ｔｒｌ及びＴｒ２のコレクターエミッタを挿入接続し、
一方の例えばトランジスタＴｒ２のベースに所定の参照
電圧Ｖ ｒ ｅ ｔを印加し、他方の例えばトランジス
タＴｒｌに切換信号電圧Ｖ ｓ Ｉ ｇ を印加するこ
とによって一方のトランジスタＴ ｒ ＋ 、または他
方のトランジスタＴｒ２を切換え導通させる態様が採ら
れる。
る２つの回路系を切換え導通させる半導体スイッチング
装置は、各回路系にそれぞれスイッチングトランジスタ
Ｔｒｌ及びＴｒ２のコレクターエミッタを挿入接続し、
一方の例えばトランジスタＴｒ２のベースに所定の参照
電圧Ｖ ｒ ｅ ｔを印加し、他方の例えばトランジス
タＴｒｌに切換信号電圧Ｖ ｓ Ｉ ｇ を印加するこ
とによって一方のトランジスタＴ ｒ ＋ 、または他
方のトランジスタＴｒ２を切換え導通させる態様が採ら
れる。
このように一般には複数の回路系を切換え導通させるス
イッチング装置としては複数のスイッチング素子が各回
路系に挿入された回路構成が採られることから、その構
成及び接続が煩雑となる。
イッチング装置としては複数のスイッチング素子が各回
路系に挿入された回路構成が採られることから、その構
成及び接続が煩雑となる。
本発明においては、単一のスイッチング素子によって２
つの回路系すなわち通電路を切換え導通することができ
るようにした半導体装置を提供する。
つの回路系すなわち通電路を切換え導通することができ
るようにした半導体装置を提供する。
すなわち本発明においては、ＩｎＡｓ／ＧａＳｂ／Ｉｎ
Ａｓ構造によタイプ２のヘテロ接合構成の特性を利用し
た半導体装置、特に化合物半導体スイッチング素子を提
供するものである。
Ａｓ構造によタイプ２のヘテロ接合構成の特性を利用し
た半導体装置、特に化合物半導体スイッチング素子を提
供するものである。
因みにＩｎＡｓ／ＧａＳｂ／ＩｎＡｓ構造を採る負性抵
抗素子については本発明者等によってエレクトロニクス
レターズ（ＥＬＥＣＴＲＯＮＩＣ３ＬＢＴＴＥＲ３，７
ｔｈ Ｄｅｃｅｍｂｅｒ１９８９ Ｖｏｌ、２５ Ｎｏ
、２５第１７０８頁〜１７０９頁に開示されているよう
に、例えば第４図に示すようにＩｎＡｓ基体（２１）上
にＭＯＣＶＤ（有機金属化合物による化学的気相成長法
）によって順次例えば０．２μｍの厚さのＩｎＡｓ化合
物半導体層（２２）と、例えば３０ｎｍの厚さのＧａＳ
ｂの化合物半導体層（２３）と厚さ０．２ ｐｍのＩｎ
Ａｓ化合物半導体層（２４）をエピタキシャル成長した
構成を採るもので、この場合その両端の端子間の電圧Ｖ
−電圧Ｉ特性は、第５図に示すような負性特性を示す。
抗素子については本発明者等によってエレクトロニクス
レターズ（ＥＬＥＣＴＲＯＮＩＣ３ＬＢＴＴＥＲ３，７
ｔｈ Ｄｅｃｅｍｂｅｒ１９８９ Ｖｏｌ、２５ Ｎｏ
、２５第１７０８頁〜１７０９頁に開示されているよう
に、例えば第４図に示すようにＩｎＡｓ基体（２１）上
にＭＯＣＶＤ（有機金属化合物による化学的気相成長法
）によって順次例えば０．２μｍの厚さのＩｎＡｓ化合
物半導体層（２２）と、例えば３０ｎｍの厚さのＧａＳ
ｂの化合物半導体層（２３）と厚さ０．２ ｐｍのＩｎ
Ａｓ化合物半導体層（２４）をエピタキシャル成長した
構成を採るもので、この場合その両端の端子間の電圧Ｖ
−電圧Ｉ特性は、第５図に示すような負性特性を示す。
この特性は電圧Ｖが小さい範囲では、そのＩｎＡｓ／Ｇ
ａＳｂ／ＩｎＡｓ構造のエネルギーバンドモデル図を第
６図に示すように、ＧａＳｂにおける価電子帯がその両
側のＩｎＡｓの伝導帯より上方にあって各バンドが分断
されたいわゆるタイプ２のヘテロ接合が各ＩｎＡｓ層（
２２）及びＧａＳｂ層（２３）間、ＧａＳｂ層（２３）
及びＩｎＡｓ層（２４）間に形成された構成を採ってい
て、そのフェルミレベルＥｐ 下に電子がつまった構造
を採っていることによってＩｎＡｓ層（２４）及び（２
２）相互間にＧａＳｂ層（２３）におけるオーミック抵
抗によって決まる勾配をもって、所定の電圧Ｖｌ まで
はそのＶ−１特性がオーミック特性を示すが、電圧ｖ１
でＧａＳｂ層（２３）の価電子帯が両ＩｎＡｓ層（２２
）及び（２４）間に入り込みその電流の通路を遮蔽する
効果によって第５図のＶ−Ｉ特性の部分ａで示す領域の
負性特性を示すものと思われる。
ａＳｂ／ＩｎＡｓ構造のエネルギーバンドモデル図を第
６図に示すように、ＧａＳｂにおける価電子帯がその両
側のＩｎＡｓの伝導帯より上方にあって各バンドが分断
されたいわゆるタイプ２のヘテロ接合が各ＩｎＡｓ層（
２２）及びＧａＳｂ層（２３）間、ＧａＳｂ層（２３）
及びＩｎＡｓ層（２４）間に形成された構成を採ってい
て、そのフェルミレベルＥｐ 下に電子がつまった構造
を採っていることによってＩｎＡｓ層（２４）及び（２
２）相互間にＧａＳｂ層（２３）におけるオーミック抵
抗によって決まる勾配をもって、所定の電圧Ｖｌ まで
はそのＶ−１特性がオーミック特性を示すが、電圧ｖ１
でＧａＳｂ層（２３）の価電子帯が両ＩｎＡｓ層（２２
）及び（２４）間に入り込みその電流の通路を遮蔽する
効果によって第５図のＶ−Ｉ特性の部分ａで示す領域の
負性特性を示すものと思われる。
本発明においては、このようなタイプ２のヘテロ接合を
形成する例えばＩｎＡｓ／ＧａＳｂ／ＩｎＡｓ構造にお
ける特徴的な特性を効果的に利用してそのスイッチング
電流通路を切換え制御することができるようにする。
形成する例えばＩｎＡｓ／ＧａＳｂ／ＩｎＡｓ構造にお
ける特徴的な特性を効果的に利用してそのスイッチング
電流通路を切換え制御することができるようにする。
本発明においては、第１図Ａにその一例の路線的拡大断
面図を示すように、第１の化合物半導体、例えばＩｎＡ
ｓ系の第１及び第３の化合物半導体層（１）及び（３）
間に、第２の化合物半導体例えばＧａＳｂ系の第２の化
合物半導体層（２）が挟み込まれて積層されたＩｎＡｓ
／ＧａＳｂ／ＩｎＡｓ系構造を採ッテ、第２の化合物半
導体層（２）とこれを挟む第１及び第３の化合物半導体
層（１）及び（３）間にそれぞれタイプ２の第１及び第
２のヘテロ接合Ｊ１ 及びＪ２が形成される構成とする
。そして、本発明においては容箱２及び第３の化合物半
導体層（１）及び（３）間の印加電圧の制御によって第
１及び第２のヘテロ接合Ｊ１ 及びＪ２を横切る通電路
と第１のヘテロ接合Ｊ、のみを横切る通電路の切換えす
なわち端子ｔ２＋ｊ３ のオンオフの切換えを行わしめ
る。
面図を示すように、第１の化合物半導体、例えばＩｎＡ
ｓ系の第１及び第３の化合物半導体層（１）及び（３）
間に、第２の化合物半導体例えばＧａＳｂ系の第２の化
合物半導体層（２）が挟み込まれて積層されたＩｎＡｓ
／ＧａＳｂ／ＩｎＡｓ系構造を採ッテ、第２の化合物半
導体層（２）とこれを挟む第１及び第３の化合物半導体
層（１）及び（３）間にそれぞれタイプ２の第１及び第
２のヘテロ接合Ｊ１ 及びＪ２が形成される構成とする
。そして、本発明においては容箱２及び第３の化合物半
導体層（１）及び（３）間の印加電圧の制御によって第
１及び第２のヘテロ接合Ｊ１ 及びＪ２を横切る通電路
と第１のヘテロ接合Ｊ、のみを横切る通電路の切換えす
なわち端子ｔ２＋ｊ３ のオンオフの切換えを行わしめ
る。
〔作用〕
上述の本発明による半導体装置すなわちスイッチング装
置によれば、ｔ１〜１．を各半導体層（１）〜（３）か
らの導出端子とすると第１図Ｂにその電気的回路構成を
示すように、端子ｔ１ に対し端子ｔ３＋ｔ２ を切換
導通せしめることができる。すなわち本発明の半導体装
置においては、第２図にそのエネルギーバンドモデル図
を示すように、フェルミレベルＥＦ より下に電子がつ
まった状態にあることによって第２及び第３の端子ｔ２
及びｔ３ と第１の端子ｔ１ との間にバイアス電圧を
与えない状態あるいはほとんど与えない状態では、第２
図Ａにそのバンドモデル図を示すように、第２のＧａＳ
ｂ化合物半導体層（２）の価電子帯が、第１及び第３の
ＩｎＡｓ化合物半導体層（１）及び（３）の伝導帯より
高いレベルにあるのでこの状態では第１図に破線Ｐ３を
もって模式的にその通電路を示すように、第１及び第２
の接合Ｊ１ 及びＪ２を横切って第１及び第３の化合物
半導体層（１）及び（３）間に第２の化合物半導体層（
２）を貫通してオーミックに電流が流れる。
置によれば、ｔ１〜１．を各半導体層（１）〜（３）か
らの導出端子とすると第１図Ｂにその電気的回路構成を
示すように、端子ｔ１ に対し端子ｔ３＋ｔ２ を切換
導通せしめることができる。すなわち本発明の半導体装
置においては、第２図にそのエネルギーバンドモデル図
を示すように、フェルミレベルＥＦ より下に電子がつ
まった状態にあることによって第２及び第３の端子ｔ２
及びｔ３ と第１の端子ｔ１ との間にバイアス電圧を
与えない状態あるいはほとんど与えない状態では、第２
図Ａにそのバンドモデル図を示すように、第２のＧａＳ
ｂ化合物半導体層（２）の価電子帯が、第１及び第３の
ＩｎＡｓ化合物半導体層（１）及び（３）の伝導帯より
高いレベルにあるのでこの状態では第１図に破線Ｐ３を
もって模式的にその通電路を示すように、第１及び第２
の接合Ｊ１ 及びＪ２を横切って第１及び第３の化合物
半導体層（１）及び（３）間に第２の化合物半導体層（
２）を貫通してオーミックに電流が流れる。
すなわち端子ｔ１ 及びｔ３ 間がオンの状態となる。
そしてこれに対して第１の化合物半導体層（１）の端子
ｔ、と第２及び第３の化合物半導体層（２）及び（３）
の端子ｔ２及びｔ３ との間に所要のバイアス電圧、例
えば０．３Ｖを与える場合は、第２図已にそのバンドモ
デル図を示すように、第１及び第３の化合物半導体層（
１）及び（３）の伝導帯間に第２の化合物半導体層（２
）の価電子帯が入り込んでくることによって第１及び第
３の半導体層（１）及び（３）間の電流通路が遮断され
て第１図中破線Ｐ、で示すように第１の接合Ｊ、のみを
横切る通電路が形成され、端子ｔ１ 及びｔ２ 間がオ
ンに切換えられる。
ｔ、と第２及び第３の化合物半導体層（２）及び（３）
の端子ｔ２及びｔ３ との間に所要のバイアス電圧、例
えば０．３Ｖを与える場合は、第２図已にそのバンドモ
デル図を示すように、第１及び第３の化合物半導体層（
１）及び（３）の伝導帯間に第２の化合物半導体層（２
）の価電子帯が入り込んでくることによって第１及び第
３の半導体層（１）及び（３）間の電流通路が遮断され
て第１図中破線Ｐ、で示すように第１の接合Ｊ、のみを
横切る通電路が形成され、端子ｔ１ 及びｔ２ 間がオ
ンに切換えられる。
本発明によるスイッチング装置の一実施例を第１図を参
照してさらに詳細に説明する。この場合ＩｎＡｓ化合物
半導体基体（４）上に順次ＭＯＣＶＤ によって例えば
ｎ型のＩｎＡｓによる第３の化合物半導体層（３）、Ｇ
ａＳｂによる例えば１０１５〜１０１０１６Ｃ’のＰ型
の低濃度ないしはアンドープの第２の化合物半導体層（
２）、ｎ型のＩｎＡｓによる第１の化合物半導体層（１
）を連続的にエピタキシャル成長する。この場合、第１
及び第３の化合物半導体層の厚さはそれぞれ例えば０．
２μｍ〜２μｍに選定し、第２の化合物半導体層（２）
の厚さは３００〜１０（１０Ａに選定する。図示の例で
は上層の第１の化合物半導体層（１）と第２の化合物半
導体層（２）の一部をエツチングによって除去して第３
の化合物半導体層（３）の一部を露呈して、ここに第３
の電極（５３）をオーミックに被着して端子ｔ３ の導
出を行い、さらに第１の化合物半導体層（１）の一部を
除去して露呈した第２の化合物半導体層（２）上にオー
ミックに第２の電極（５２）を被着して第２の端子ｔ２
の導出を行う。また、第１の化合物半導体層（１）上
に第１の電極（５１）をオーミックに被着して第１の端
子ｔ１ の導出を行う。
照してさらに詳細に説明する。この場合ＩｎＡｓ化合物
半導体基体（４）上に順次ＭＯＣＶＤ によって例えば
ｎ型のＩｎＡｓによる第３の化合物半導体層（３）、Ｇ
ａＳｂによる例えば１０１５〜１０１０１６Ｃ’のＰ型
の低濃度ないしはアンドープの第２の化合物半導体層（
２）、ｎ型のＩｎＡｓによる第１の化合物半導体層（１
）を連続的にエピタキシャル成長する。この場合、第１
及び第３の化合物半導体層の厚さはそれぞれ例えば０．
２μｍ〜２μｍに選定し、第２の化合物半導体層（２）
の厚さは３００〜１０（１０Ａに選定する。図示の例で
は上層の第１の化合物半導体層（１）と第２の化合物半
導体層（２）の一部をエツチングによって除去して第３
の化合物半導体層（３）の一部を露呈して、ここに第３
の電極（５３）をオーミックに被着して端子ｔ３ の導
出を行い、さらに第１の化合物半導体層（１）の一部を
除去して露呈した第２の化合物半導体層（２）上にオー
ミックに第２の電極（５２）を被着して第２の端子ｔ２
の導出を行う。また、第１の化合物半導体層（１）上
に第１の電極（５１）をオーミックに被着して第１の端
子ｔ１ の導出を行う。
そして、第１の動作態様においては、第１の端子ｔ１
と第２及び第３の端子ｔ２及びｔ３間にバイアスを与
えないか殆ど与えない例えばＯｖとして、端子ｔ＋
ｔｓ 間の導通を行い、第１の端子ｔｌ に対し第２及
び第３の端子ｔ２及びｔ３ に所要の電圧例えば０．３
ｖを印加することによって端子１．−１２間の導通に切
換えがなされるようにする。このような切換え動作を行
うことができるように、第２の化合物半導体層（２）の
厚さ及び濃度の選定がなされる。すなわち例えば無バイ
アス状態で第２図Ａ及びＢで説明した動作態様をとり得
るように第２の化合物半導体層（２）の厚さ及び濃度の
選定がなされる。
と第２及び第３の端子ｔ２及びｔ３間にバイアスを与
えないか殆ど与えない例えばＯｖとして、端子ｔ＋
ｔｓ 間の導通を行い、第１の端子ｔｌ に対し第２及
び第３の端子ｔ２及びｔ３ に所要の電圧例えば０．３
ｖを印加することによって端子１．−１２間の導通に切
換えがなされるようにする。このような切換え動作を行
うことができるように、第２の化合物半導体層（２）の
厚さ及び濃度の選定がなされる。すなわち例えば無バイ
アス状態で第２図Ａ及びＢで説明した動作態様をとり得
るように第２の化合物半導体層（２）の厚さ及び濃度の
選定がなされる。
第３〜第１の各化合物半導体層（３）〜（１）のＭＯＣ
ＶＤは例えばアルシン、トリメチルガリウム、トリメチ
ルガリウム、トリメチルアンチモンを原料ガスとして用
いることによって得ることができる。
ＶＤは例えばアルシン、トリメチルガリウム、トリメチ
ルガリウム、トリメチルアンチモンを原料ガスとして用
いることによって得ることができる。
尚、上述した例においては第２及び第３の端子ｔ２及び
ｔ３ に端子１． に対して同電位を与えるようにした
場合であるが、厳密に同電位ではなくほぼ同電位とする
こともできる。
ｔ３ に端子１． に対して同電位を与えるようにした
場合であるが、厳密に同電位ではなくほぼ同電位とする
こともできる。
上述したように本発明によれば、単一の装置、すなわち
単一のスイッチング素子によって通電路の切換えを行う
切換スイッチング動作を行わしめることができるので回
路構成の簡略化、製造の簡易化、量産性の向上をはかる
ことができ、実用上の利益は大である。
単一のスイッチング素子によって通電路の切換えを行う
切換スイッチング動作を行わしめることができるので回
路構成の簡略化、製造の簡易化、量産性の向上をはかる
ことができ、実用上の利益は大である。
第１図Ａは本発明による半導体装置の路線的断面図、第
１図Ｂはその等価回路図、第２図Ａ及びＢは本発明によ
る化合物半導体装置の動作の説明に供するエネルギーバ
ンドモデル図、第３図は従来のスイッチング装置の回路
例を示す図、第４図は従来のＩｎＡｓ／ＧａＳｂ／Ｉｎ
ＡＳ素子の断面図、第５図はそのＶ−Ｉ特性曲線図、第
６図はそのバンドモデル図である。 （４）は基体、（１）〜（３）は第１〜第３の化合物半
導体層、ｔｌ−ｔ３ は第１〜第３の端子である。 代 理 人 松 隈 秀 盛 タ 榔 〉
１図Ｂはその等価回路図、第２図Ａ及びＢは本発明によ
る化合物半導体装置の動作の説明に供するエネルギーバ
ンドモデル図、第３図は従来のスイッチング装置の回路
例を示す図、第４図は従来のＩｎＡｓ／ＧａＳｂ／Ｉｎ
ＡＳ素子の断面図、第５図はそのＶ−Ｉ特性曲線図、第
６図はそのバンドモデル図である。 （４）は基体、（１）〜（３）は第１〜第３の化合物半
導体層、ｔｌ−ｔ３ は第１〜第３の端子である。 代 理 人 松 隈 秀 盛 タ 榔 〉
Claims (1)
- 第１の化合物半導体より成る第１及び第３の化合物半
導体層間に第２の化合物半導体より成る第２の化合物半
導体層が挟み込まれて積層され、上記第２の化合物半導
体層とこれを挟む上記第１及び第３の化合物半導体層間
にそれぞれタイプ２の第１及び第２のヘテロ接合が形成
されてなり、上記第２及び第３の化合物半導体層間の印
加電圧の制御によって上記第１及び第２のヘテロ接合を
横切る通電路と上記第１のヘテロ接合のみを横切る通電
路との切換えを行うようにしたことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2114493A JPH0410628A (ja) | 1990-04-27 | 1990-04-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2114493A JPH0410628A (ja) | 1990-04-27 | 1990-04-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0410628A true JPH0410628A (ja) | 1992-01-14 |
Family
ID=14639143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2114493A Pending JPH0410628A (ja) | 1990-04-27 | 1990-04-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0410628A (ja) |
-
1990
- 1990-04-27 JP JP2114493A patent/JPH0410628A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61248480A (ja) | 電界効果トランジスタ | |
| US4675711A (en) | Low temperature tunneling transistor | |
| JPH0783108B2 (ja) | 半導体装置 | |
| JPH0258773B2 (ja) | ||
| US4712122A (en) | Heterojunction gate ballistic JFET with channel thinner than Debye length | |
| EP0320110A2 (en) | Memory device comprising a resonant-tunneling semiconductor diode and mode of operation | |
| JP2746771B2 (ja) | 半導体装置 | |
| US4855797A (en) | Modulation doped high electron mobility transistor with n-i-p-i structure | |
| JPS6359272B2 (ja) | ||
| US5283445A (en) | Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation | |
| JPH0410628A (ja) | 半導体装置 | |
| JPS61121358A (ja) | 高速半導体装置 | |
| JPH0252863B2 (ja) | ||
| JPS62128559A (ja) | 半導体装置 | |
| JPH0227739A (ja) | 半導体装置 | |
| JPS61296765A (ja) | ホツト・エレクトロン・トランジスタ | |
| US5895931A (en) | Semiconductor device | |
| JP3248210B2 (ja) | 超伝導素子 | |
| JPS62500696A (ja) | 積層型論理ゲート | |
| JPS62298181A (ja) | 半導体装置 | |
| JP2546921B2 (ja) | 磁気抵抗素子 | |
| JP2722849B2 (ja) | 共鳴トンネル電界効果トランジスタ | |
| JPH10107274A (ja) | トンネルトランジスタ及びその製造方法 | |
| JP3469675B2 (ja) | 磁気スピン素子 | |
| JPH0695531B2 (ja) | 電界効果型トランジスタ |