JPH04106928A - 化合物半導体表面の酸化膜形成方法 - Google Patents
化合物半導体表面の酸化膜形成方法Info
- Publication number
- JPH04106928A JPH04106928A JP22397090A JP22397090A JPH04106928A JP H04106928 A JPH04106928 A JP H04106928A JP 22397090 A JP22397090 A JP 22397090A JP 22397090 A JP22397090 A JP 22397090A JP H04106928 A JPH04106928 A JP H04106928A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- compound semiconductor
- ampoule
- pbn
- ampule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は化合物半導体単結晶を基体とする電界効果型ト
ランジスタＣ以下ＦＥＴと記す）の絶縁膜形成技術に関
し、特にＩｎＰ単結晶およびその三元、四元混晶の基板
上にＭＯＳＦＥＴやショットキ・ダイオードおよびＭＥ
ＳＦＥＴを形成する場合に利用して最も効果のある技術
に関する。
ランジスタＣ以下ＦＥＴと記す）の絶縁膜形成技術に関
し、特にＩｎＰ単結晶およびその三元、四元混晶の基板
上にＭＯＳＦＥＴやショットキ・ダイオードおよびＭＥ
ＳＦＥＴを形成する場合に利用して最も効果のある技術
に関する。
［従来の技術］
ＧａＡｓ、ＩｎＰなどの化合物半導体は電子の移動度が
シリコンよりも高く、また耐放射線性、耐熱性などに優
れ、シリコンに代わる高周波、高速の電子デバイスとし
てその将来性が見込まれ、数多くの研究がなされてきた
が、界面準位密度の小さな安定な酸化膜が得られないた
め、Ｇ ａ Ａ、 ｓ単結晶やＩｎＰ単結晶を基板とす
るＭＯＳＦＥＴはまだ実用化されるに至っていない。そ
こで、ＧａＡｓ単結晶を用いたデバイスとしては、ショ
ットキー電極を利用したＭＥＳＦＥＴが実用化され、デ
ィスクリートの高周波ＦＥＴや、小規模のディジタルＩ
Ｃが実用化されている。しかし、ＧａＡｓ Ｍ Ｅ Ｓ
Ｆ Ｅ Ｔはショットキー障壁電位が小さいために、
ＩＣを構成したとき論理振幅が大きくとれず、大規模の
ディジタルＩＣを高歩留りで製造することができないと
いう欠点を有している。
シリコンよりも高く、また耐放射線性、耐熱性などに優
れ、シリコンに代わる高周波、高速の電子デバイスとし
てその将来性が見込まれ、数多くの研究がなされてきた
が、界面準位密度の小さな安定な酸化膜が得られないた
め、Ｇ ａ Ａ、 ｓ単結晶やＩｎＰ単結晶を基板とす
るＭＯＳＦＥＴはまだ実用化されるに至っていない。そ
こで、ＧａＡｓ単結晶を用いたデバイスとしては、ショ
ットキー電極を利用したＭＥＳＦＥＴが実用化され、デ
ィスクリートの高周波ＦＥＴや、小規模のディジタルＩ
Ｃが実用化されている。しかし、ＧａＡｓ Ｍ Ｅ Ｓ
Ｆ Ｅ Ｔはショットキー障壁電位が小さいために、
ＩＣを構成したとき論理振幅が大きくとれず、大規模の
ディジタルＩＣを高歩留りで製造することができないと
いう欠点を有している。
一方、ＩｎＰ単結晶を基板とするデバイスとしては、Ｑ
ａＡｓに比べてショットキ障壁電位の小さいＭＥＳＦＥ
ＴＬかできないと考えられていた。
ａＡｓに比べてショットキ障壁電位の小さいＭＥＳＦＥ
ＴＬかできないと考えられていた。
そのため、熱酸化法、陽極酸化法、プラズマ酸化法など
によりＩｎＰ基板上に形成された酸化膜の上に金属層（
電極）を形成してなるＭＯＳＦＥＴを作る努力がされて
きたが、いずれも酸化膜の組成が不均一となり、絶縁性
が悪く、良好なＭＯＳＦＥＴが実現できず実用化される
には至っていない。このようなＭＯＳＦＥＴに代わる方
法として、Ｓ ｉ Ｏ，、Ｓ ｉ Ｎｘ、ＡＱ、０３．
ＰＮのような絶縁膜をＩｎＰ基板上にＣＶＤ法、プラズ
マＣＶＤ法、光励起ＣＶＤ法、スパッタ法、蒸着法、ス
ピンオン法などにより低温堆積させた上に金属層を形成
するＭＩＳＦＥＴの研究が数多くなされてきた。
によりＩｎＰ基板上に形成された酸化膜の上に金属層（
電極）を形成してなるＭＯＳＦＥＴを作る努力がされて
きたが、いずれも酸化膜の組成が不均一となり、絶縁性
が悪く、良好なＭＯＳＦＥＴが実現できず実用化される
には至っていない。このようなＭＯＳＦＥＴに代わる方
法として、Ｓ ｉ Ｏ，、Ｓ ｉ Ｎｘ、ＡＱ、０３．
ＰＮのような絶縁膜をＩｎＰ基板上にＣＶＤ法、プラズ
マＣＶＤ法、光励起ＣＶＤ法、スパッタ法、蒸着法、ス
ピンオン法などにより低温堆積させた上に金属層を形成
するＭＩＳＦＥＴの研究が数多くなされてきた。
［発明が解決しようとする課題］
しかしながら、上記方法により製造されたＭＩＳＦＥＴ
はいずれもドレイン電流がドリフトするという電子デバ
イスとしては致命的な欠点を有しており、実用化される
には至っていない。
はいずれもドレイン電流がドリフトするという電子デバ
イスとしては致命的な欠点を有しており、実用化される
には至っていない。
ところでさきに述べたように、化合物半導体においては
ＭＯＳＦＥＴが実用化されていないが、その原因は酸化
膜の組成が不均一となることである。
ＭＯＳＦＥＴが実用化されていないが、その原因は酸化
膜の組成が不均一となることである。
例えばＩｎＰの場合、酸素中で熱酸化させると当初はＩ
ｎＰ○、が２０人はど成長するが、その後は、Ｉｎより
もＰの拡散速度が遅いためにＩｎＰＯ４膜の外側にＩｎ
、０３膜が、またＩｎＰと１ｎＰ○４の界面にはＰが析
出することが知られている。このような現象は陽極酸化
や、プラズマ酸化などのいずれの方法であっても起こり
、均一で良質な酸化膜が得られない原因となっている。
ｎＰ○、が２０人はど成長するが、その後は、Ｉｎより
もＰの拡散速度が遅いためにＩｎＰＯ４膜の外側にＩｎ
、０３膜が、またＩｎＰと１ｎＰ○４の界面にはＰが析
出することが知られている。このような現象は陽極酸化
や、プラズマ酸化などのいずれの方法であっても起こり
、均一で良質な酸化膜が得られない原因となっている。
また、Ｐ、０１゜ガス中で酸化膜を形成する場合、蒸気
圧供給源としてＰ、Ｏ，（固体）を用いると、ｐ、ｏ、
＜固体）は結晶構造により蒸気圧が変わる上に空気中の
水分を吸収しやすく、封管中に水分を持ち込むため、蒸
気圧の制御が難しく、良質の酸化膜を安定して得るのは
難しい。
圧供給源としてＰ、Ｏ，（固体）を用いると、ｐ、ｏ、
＜固体）は結晶構造により蒸気圧が変わる上に空気中の
水分を吸収しやすく、封管中に水分を持ち込むため、蒸
気圧の制御が難しく、良質の酸化膜を安定して得るのは
難しい。
このように、熱酸化によっては良質な絶縁膜ができにく
いために、先に述べたような種々の低温堆積法が研究さ
れているわけであるが、堆積法では化合物半導体基板の
表面上に別の系の物質を堆積させるために、絶縁膜と化
合物半導体基板の界面で格子不整合が起こる他、表面の
欠陥、汚れなどにより、界面には多くの界面準位が形成
されやすく、これによってドレイン電流がドリフトを起
こすという問題点がある。
いために、先に述べたような種々の低温堆積法が研究さ
れているわけであるが、堆積法では化合物半導体基板の
表面上に別の系の物質を堆積させるために、絶縁膜と化
合物半導体基板の界面で格子不整合が起こる他、表面の
欠陥、汚れなどにより、界面には多くの界面準位が形成
されやすく、これによってドレイン電流がドリフトを起
こすという問題点がある。
この発明の目的は、ＩｎＰ系の化合物半導体基板を用い
て界面準位密度が小さく安定かつ含有不純物の少ない酸
化膜を形成する技術を提供することにある。
て界面準位密度が小さく安定かつ含有不純物の少ない酸
化膜を形成する技術を提供することにある。
［問題点を解決するための手段］
Ｓ１単結晶を基板とするＭＯＳＦＥＴにおいては、シリ
コンの酸化膜を形成する際、Ｓ ｉ ／ Ｓ ｉＯ，界
面はもともとのシリコン基板の表面ではなく、酸化に伴
って酸素が酸化膜中を拡散して基板のＳｉと反応するた
め、界面はもとの結晶の内部に形成されるようになる。
コンの酸化膜を形成する際、Ｓ ｉ ／ Ｓ ｉＯ，界
面はもともとのシリコン基板の表面ではなく、酸化に伴
って酸素が酸化膜中を拡散して基板のＳｉと反応するた
め、界面はもとの結晶の内部に形成されるようになる。
このため、Ｓｉ基板では基板表面の欠陥などに影響され
ない低界面準位密度が実現でき、それゆえにＭＯＳＦＥ
Ｔが実用化されている。
ない低界面準位密度が実現でき、それゆえにＭＯＳＦＥ
Ｔが実用化されている。
以上の点を総合的に検討すると、化合物半導体のＦＥＴ
を実現するためには、熱酸化膜を絶縁膜とするのが最も
良い方法と考えられる。
を実現するためには、熱酸化膜を絶縁膜とするのが最も
良い方法と考えられる。
ところで、熱酸化膜を用いたＩｎＰのＭＯＳデバイスに
関しては、酸素中での熱酸化の他、高圧酸素中での熱酸
化、ｐ、 ｏ、蒸気中での熱酸化、ＨＮＯ３溶液中での
酸化、ｐ、ｏ、を蒸着させた後、これを加熱して酸化さ
せる方法など、従来いくつかの方法が検討されてきたが
いずれも不十分なものであり、ＭＯＳＦＥＴは実用化さ
れるに至っていない。その原因としては、結晶表面の酸
化膜の組成が不均一となり、一部で絶縁性の悪い酸化物
が形成されていることにあるとの結論に達した。
関しては、酸素中での熱酸化の他、高圧酸素中での熱酸
化、ｐ、 ｏ、蒸気中での熱酸化、ＨＮＯ３溶液中での
酸化、ｐ、ｏ、を蒸着させた後、これを加熱して酸化さ
せる方法など、従来いくつかの方法が検討されてきたが
いずれも不十分なものであり、ＭＯＳＦＥＴは実用化さ
れるに至っていない。その原因としては、結晶表面の酸
化膜の組成が不均一となり、一部で絶縁性の悪い酸化物
が形成されていることにあるとの結論に達した。
そこで本発明は、化合物半導体基板上に酸化膜を形成す
るにあたり、半密閉型のｐＢＮ製容器に入れた上記化合
物半導体基板を化合物半導体基板の構成元素のうち蒸気
圧の高い元素とともに石英製アンプル中に挿入して、該
アンプル内を真空にしてから酸素ガスを導入した後アン
プルを封止し、このアンプルを加熱するようにしたもの
である。
るにあたり、半密閉型のｐＢＮ製容器に入れた上記化合
物半導体基板を化合物半導体基板の構成元素のうち蒸気
圧の高い元素とともに石英製アンプル中に挿入して、該
アンプル内を真空にしてから酸素ガスを導入した後アン
プルを封止し、このアンプルを加熱するようにしたもの
である。
Ｐと○、の量は（１）式の反応で残ったリン（Ｐ、）圧
がストイキオメトリ−のＩｎＰの酸化膜形成温度での平
衡リン圧近くとなるように制御する。
がストイキオメトリ−のＩｎＰの酸化膜形成温度での平
衡リン圧近くとなるように制御する。
Ｐ＋０．→Ｐ７０６＋Ｐ４・・・・（１）［作用コ
本発明によれば、例えば基板がＩｎＰの場合には、アン
プル中に予めＰ（リン）及び０２（酸素）を入れるため
、リン蒸気から結晶表面側へリンが補給されて酸化膜表
面がリンネ足になるのが防止され、均一な酸化膜が成長
し、かつ酸化膜成長に伴ってもとの基板表面が酸化膜中
に取り込まれ、界面準位密度の小さな酸化膜が得られる
とともに、基板をｐＢＮ製容器に入れてアンプル中に封
入しているため、そのままアンプルに入れて封入する場
合に比べて生成される酸化膜中への石英アンプルからの
不純物の混入が棲めて少なくなり、この酸化膜を用いた
デバイスの特性を向上させることができる。
プル中に予めＰ（リン）及び０２（酸素）を入れるため
、リン蒸気から結晶表面側へリンが補給されて酸化膜表
面がリンネ足になるのが防止され、均一な酸化膜が成長
し、かつ酸化膜成長に伴ってもとの基板表面が酸化膜中
に取り込まれ、界面準位密度の小さな酸化膜が得られる
とともに、基板をｐＢＮ製容器に入れてアンプル中に封
入しているため、そのままアンプルに入れて封入する場
合に比べて生成される酸化膜中への石英アンプルからの
不純物の混入が棲めて少なくなり、この酸化膜を用いた
デバイスの特性を向上させることができる。
［実施例コ
直径２インチのアンドープｎ型のＩｎＰ単結晶をＬＥＣ
法で育成し、引上げ軸と直交する方向に切断し、切り出
されたウェーハを鏡面研摩加工し有機溶剤で洗浄後、ブ
ロームメタノールでエツチングし、その後、酸化直前に
ＨＦ（フッ酸）で洗浄した。使用したウェーハのキャリ
ア濃度は、（４〜６） Ｘ １０”ａｍ−″である。
法で育成し、引上げ軸と直交する方向に切断し、切り出
されたウェーハを鏡面研摩加工し有機溶剤で洗浄後、ブ
ロームメタノールでエツチングし、その後、酸化直前に
ＨＦ（フッ酸）で洗浄した。使用したウェーハのキャリ
ア濃度は、（４〜６） Ｘ １０”ａｍ−″である。
このウェーハを、第１図に示すようにｐＢＮ製の容器１
に入れてから、この容器１を赤リンをのせたｐＢＮ製の
器３とともに石英アンプル２内に挿入した。この石英ア
ンプル２内を真空にした後、酸素ガスを０．１〜０．３
ａｔｍ（室温）導入してからアンプルを封止し、加熱炉
ＩＯ内に設置した。
に入れてから、この容器１を赤リンをのせたｐＢＮ製の
器３とともに石英アンプル２内に挿入した。この石英ア
ンプル２内を真空にした後、酸素ガスを０．１〜０．３
ａｔｍ（室温）導入してからアンプルを封止し、加熱炉
ＩＯ内に設置した。
この石英アンプル２を、加熱炉１０内にで４５０℃〜７
００℃で５〜２０時間加熱し、ウェーハ５上に酸化膜を
形成した。
００℃で５〜２０時間加熱し、ウェーハ５上に酸化膜を
形成した。
第２図（ａ）、（ｂ）にｐＢＮ製の容器１の構成例を示
す。容器１は片側に底を有する筒状容器ｌａ、ｌｂから
なり、２個の筒状容器を互いに嵌め合わすことで密閉に
近い状態になるように構成されている。また、下部には
真空引きするため直径０．５ｍｍの小さな穴１ｃが開け
てあり、容器１の外径はアンプル２の内径より若干小さ
い程度とした。ＩｎＰウェーハ５はｐＢＮ製の支持台４
に載せて容器１内に入れてアンプル２内に間接的に設置
した。アンプル内のリンの量としては、加熱時の圧力が
０．２〜２．Ｏａｔｍとなる量を決定し、封入した。な
お、上記ｐＢＮ製容器ｌおよび支持台４は空気中で９０
０℃で２時間ベーキングしてから使用した。
す。容器１は片側に底を有する筒状容器ｌａ、ｌｂから
なり、２個の筒状容器を互いに嵌め合わすことで密閉に
近い状態になるように構成されている。また、下部には
真空引きするため直径０．５ｍｍの小さな穴１ｃが開け
てあり、容器１の外径はアンプル２の内径より若干小さ
い程度とした。ＩｎＰウェーハ５はｐＢＮ製の支持台４
に載せて容器１内に入れてアンプル２内に間接的に設置
した。アンプル内のリンの量としては、加熱時の圧力が
０．２〜２．Ｏａｔｍとなる量を決定し、封入した。な
お、上記ｐＢＮ製容器ｌおよび支持台４は空気中で９０
０℃で２時間ベーキングしてから使用した。
上記方法により酸化膜が形成されたウェーハの酸化膜を
評価するためウェーハの一方の面にレジストを塗付し、
オーミック電極を形成させるため他方の面の酸化膜をラ
ッピングとブロム系のエッチャントで除去した後、Ａｕ
−Ｇｅからなる積層構造の金属層を蒸着した。次に、上
記レジストを除去した後、Ｎ、ガス中で３５０’Ｃで５
分間アニールして酸化膜除去面にＡｕ−Ｇｅ積層構造の
オーミック電極を形成した。さらに、ウェーハの酸化膜
が残っている側の面に、金属をマスクに用いて直径０．
３ｍｍ、間隔１ｍｍでＡＱ電極層を蒸着し、ＭＯＳキャ
パシタを作成した。
評価するためウェーハの一方の面にレジストを塗付し、
オーミック電極を形成させるため他方の面の酸化膜をラ
ッピングとブロム系のエッチャントで除去した後、Ａｕ
−Ｇｅからなる積層構造の金属層を蒸着した。次に、上
記レジストを除去した後、Ｎ、ガス中で３５０’Ｃで５
分間アニールして酸化膜除去面にＡｕ−Ｇｅ積層構造の
オーミック電極を形成した。さらに、ウェーハの酸化膜
が残っている側の面に、金属をマスクに用いて直径０．
３ｍｍ、間隔１ｍｍでＡＱ電極層を蒸着し、ＭＯＳキャ
パシタを作成した。
第３図に、作成したＭＯＳキャパシタについて測定した
Ｃ−Ｖ特性を示す。
Ｃ−Ｖ特性を示す。
従来法によると、Ｃ−■特性の電圧軸方向のシフト量が
２ｖ以上あったものが本実施例では第３図から明らかな
ように、ヒステリシスの電圧軸方向のシフト量が０．２
５Ｖ以下である優れた絶縁膜が形成できた。このことは
、本発明で示している方法が、ＩｎＰ単結晶を基板とす
るＭＯＳＦＥＴのドレイン電流ドリフト現象の低減に極
めて有力なことを示している。また、ターマン法で測定
した界面準位密度はｌ Ｘ １０”ｃｍ−’ ｅ Ｖ−
１以下であり、本発明により、界面準位密度の小さい良
質の絶縁膜が形成されていた。なお、形成された酸化膜
の厚さは約４５ＯＡであった。
２ｖ以上あったものが本実施例では第３図から明らかな
ように、ヒステリシスの電圧軸方向のシフト量が０．２
５Ｖ以下である優れた絶縁膜が形成できた。このことは
、本発明で示している方法が、ＩｎＰ単結晶を基板とす
るＭＯＳＦＥＴのドレイン電流ドリフト現象の低減に極
めて有力なことを示している。また、ターマン法で測定
した界面準位密度はｌ Ｘ １０”ｃｍ−’ ｅ Ｖ−
１以下であり、本発明により、界面準位密度の小さい良
質の絶縁膜が形成されていた。なお、形成された酸化膜
の厚さは約４５ＯＡであった。
第４図にＳＩＭＳ分析による酸化膜の表面から約１１０
０ｎの深さまでの不純物（Ｓｉ、Ｚｎ）量の分布を表す
。同図（ａ）はｐＢＮ製容器１を使用して酸化膜を形成
した場合、同図（ｂ）はｐＢＮ製容器１を使用しないほ
かは同一条件で酸化膜を形成した場合である。なお、縦
軸にはＩｎとのスペクトル強度の比で不純物量を示しで
ある。同図より、上記実施例を適用することによって酸
化膜中の８１とＺｎが著しく減少することが分かる。
０ｎの深さまでの不純物（Ｓｉ、Ｚｎ）量の分布を表す
。同図（ａ）はｐＢＮ製容器１を使用して酸化膜を形成
した場合、同図（ｂ）はｐＢＮ製容器１を使用しないほ
かは同一条件で酸化膜を形成した場合である。なお、縦
軸にはＩｎとのスペクトル強度の比で不純物量を示しで
ある。同図より、上記実施例を適用することによって酸
化膜中の８１とＺｎが著しく減少することが分かる。
このことからｐＢＮ製容器１を使用しない場合に酸化膜
中に含まれるＳｌは、石英アンプルからの混入と考えら
れる。
中に含まれるＳｌは、石英アンプルからの混入と考えら
れる。
上記実施例では２個の筒状容器を嵌合させて半密閉型容
器１を構成しているが、円筒容器とその上部を覆う蓋と
によシバ半密閉容器を構成するようにしてもよい。
器１を構成しているが、円筒容器とその上部を覆う蓋と
によシバ半密閉容器を構成するようにしてもよい。
［発明の効果〕
以上説明したようにこの発明は、石英アンプル中に化合
物半導体の構成元素のうち蒸気圧の高い方の元素および
その酸素を上記化合物半導体基板とともに真空封入した
後、熱酸化させるにあたり、上記化合物半導体の構成元
素のうち蒸気圧の高い元素をアンプル中に入れるととも
に、化合物半導体基板をｐＢＮ製の容器内に入れて直接
石英アンプルの内壁に臨まないようにしてアンプル中に
封入るようにしたので、例えば基板がＩｎＰの場合には
、アンプル中に予めＰ（リン）及び０２（酸素）を入れ
るため、リン蒸気から結晶表面側へリンが補給されて酸
化膜表面がリンネ足になるのが防止され、均一な酸化膜
が成長し、かつ酸化膜成長に伴ってもとの基板表面が酸
化膜中に取ｉノ込まれ、界面準位密度の小さな酸化膜が
得られるとともに、基板をｐＢＮ製容器に入れてアンプ
ル中に封入しているため、そのままアンプルに入れて場
合に比べて生成される酸化膜中への不純物の混入が極め
て少なくなり、この酸化膜を用いたデバイスの特性を向
上させることができるという効果がある。
物半導体の構成元素のうち蒸気圧の高い方の元素および
その酸素を上記化合物半導体基板とともに真空封入した
後、熱酸化させるにあたり、上記化合物半導体の構成元
素のうち蒸気圧の高い元素をアンプル中に入れるととも
に、化合物半導体基板をｐＢＮ製の容器内に入れて直接
石英アンプルの内壁に臨まないようにしてアンプル中に
封入るようにしたので、例えば基板がＩｎＰの場合には
、アンプル中に予めＰ（リン）及び０２（酸素）を入れ
るため、リン蒸気から結晶表面側へリンが補給されて酸
化膜表面がリンネ足になるのが防止され、均一な酸化膜
が成長し、かつ酸化膜成長に伴ってもとの基板表面が酸
化膜中に取ｉノ込まれ、界面準位密度の小さな酸化膜が
得られるとともに、基板をｐＢＮ製容器に入れてアンプ
ル中に封入しているため、そのままアンプルに入れて場
合に比べて生成される酸化膜中への不純物の混入が極め
て少なくなり、この酸化膜を用いたデバイスの特性を向
上させることができるという効果がある。
第１図は本発明に係る酸化膜形成装置の構成例を示す断
面図、 第２図（ａ）はそれに用いられるｐＢＮ製容器の断面正
面図、 第２図（ｂ）はそのＢ−Ｂ’線に沿った断面側面図、 第３図は本発明の実施例を適用して得られるＭＯＳキャ
パシタの容量−電圧特性を示すグラフ、第４図（ａ）は
本発明の実施例を適用して得られる酸化膜中の不純物量
の深さ方向の分布を示すグラフ、 第４図（ｂ）はｐＢＮ容器を使用しないで形成された酸
化膜中の不純物量の深さ方向分布を示すグラフである。 １・・・・ｐＢＮ製容器、２・・・・石英アンプル、４
・・・・支持台、５・・・・ウェーハ。 第１図 第２図 （０） （ｂ） 日 ５ く− 、べ ＼１゜ ・ ＩＣ 第４ 女品力＼らがアゴ（ｎｍ） （ｂ） 表面っ、らの１で（ｎｍ） 平成 ２年１１月 ７日
面図、 第２図（ａ）はそれに用いられるｐＢＮ製容器の断面正
面図、 第２図（ｂ）はそのＢ−Ｂ’線に沿った断面側面図、 第３図は本発明の実施例を適用して得られるＭＯＳキャ
パシタの容量−電圧特性を示すグラフ、第４図（ａ）は
本発明の実施例を適用して得られる酸化膜中の不純物量
の深さ方向の分布を示すグラフ、 第４図（ｂ）はｐＢＮ容器を使用しないで形成された酸
化膜中の不純物量の深さ方向分布を示すグラフである。 １・・・・ｐＢＮ製容器、２・・・・石英アンプル、４
・・・・支持台、５・・・・ウェーハ。 第１図 第２図 （０） （ｂ） 日 ５ く− 、べ ＼１゜ ・ ＩＣ 第４ 女品力＼らがアゴ（ｎｍ） （ｂ） 表面っ、らの１で（ｎｍ） 平成 ２年１１月 ７日
Claims (1)
- （１）化合物半導体基板上に酸化膜を形成するにあたり
、半密閉型のｐＢＮ製容器に入れた上記化合物半導体基
板を化合物半導体基板の構成元素のうち蒸気圧の高い元
素とともに石英製アンプル中に挿入して、該アンプル内
を真空にしてから酸素ガスを導入したのちアンプルを封
止し、このアンプルを加熱して上記化合物半導体基板上
に酸化膜を形成するようにしたことを特徴とする化合物
半導体表面の酸化膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22397090A JPH04106928A (ja) | 1990-08-24 | 1990-08-24 | 化合物半導体表面の酸化膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22397090A JPH04106928A (ja) | 1990-08-24 | 1990-08-24 | 化合物半導体表面の酸化膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04106928A true JPH04106928A (ja) | 1992-04-08 |
Family
ID=16806536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22397090A Pending JPH04106928A (ja) | 1990-08-24 | 1990-08-24 | 化合物半導体表面の酸化膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04106928A (ja) |
-
1990
- 1990-08-24 JP JP22397090A patent/JPH04106928A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | Thin film MOSFET’s fabricated in laser‐annealed polycrystalline silicon | |
| Broadbent et al. | Selective low pressure chemical vapor deposition of tungsten | |
| CA1141870A (en) | Method for forming an insulating film on a semiconductor substrate surface | |
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| Matsumura | Silicon nitride produced by catalytic chemical vapor deposition method | |
| US3928092A (en) | Simultaneous molecular beam deposition of monocrystalline and polycrystalline III(a)-V(a) compounds to produce semiconductor devices | |
| US4435447A (en) | Method for forming an insulating film on a semiconductor substrate surface | |
| US3372069A (en) | Method for depositing a single crystal on an amorphous film, method for manufacturing a metal base transistor, and a thin-film, metal base transistor | |
| US5135885A (en) | Method of manufacturing silicon carbide fets | |
| US6255149B1 (en) | Process for restricting interdiffusion in a semiconductor device with composite Si/SiGe gate | |
| US5242859A (en) | Highly doped semiconductor material and method of fabrication thereof | |
| JP3491050B2 (ja) | 炭化けい素半導体装置の熱酸化膜形成方法 | |
| US20100059834A1 (en) | Integrated electronic circuit including a thin film portion based on hafnium oxide | |
| Dumin et al. | Heteroepitaxial growth of germanium and silicon on insulating substrates | |
| US3614829A (en) | Method of forming high stability self-registered field effect transistors | |
| EP0426877B1 (en) | Method of producing compound semiconductor devices | |
| JPH02253622A (ja) | 炭化珪素半導体装置の製造方法 | |
| Kasahara et al. | The effect of stress on the redistribution of implanted impurities in GaAs | |
| JPH03246973A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS63305529A (ja) | 基板およびその製造方法 | |
| Biedenbender et al. | Chemical Nature of Silicon Nitride‐Indium Phosphide Interface and Rapid Thermal Annealing for InP MISFETs | |
| KR20010062215A (ko) | 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치 | |
| JP2660252B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH02239666A (ja) | 化合物半導体装置の製造方法 | |
| JPH034532A (ja) | 化合物半導体装置の製造方法 |