JPH04106930A - How to form copper wiring - Google Patents

How to form copper wiring

Info

Publication number
JPH04106930A
JPH04106930A JP22262290A JP22262290A JPH04106930A JP H04106930 A JPH04106930 A JP H04106930A JP 22262290 A JP22262290 A JP 22262290A JP 22262290 A JP22262290 A JP 22262290A JP H04106930 A JPH04106930 A JP H04106930A
Authority
JP
Japan
Prior art keywords
copper
chlorine
wiring
molybdenum
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22262290A
Other languages
Japanese (ja)
Other versions
JP2880274B2 (en
Inventor
Atsushi Numata
敦 沼田
Michio Ogami
大上 三千男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Minebea Power Semiconductor Device Inc
Original Assignee
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi Ltd
Priority to JP22262290A priority Critical patent/JP2880274B2/en
Publication of JPH04106930A publication Critical patent/JPH04106930A/en
Application granted granted Critical
Publication of JP2880274B2 publication Critical patent/JP2880274B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は銅配線の形成方法に関するものである。[Detailed description of the invention] [Industrial application field] The present invention relates to a method of forming copper wiring.

鋼は耐酸化性に劣り、単体で用いることは困難である。Steel has poor oxidation resistance and is difficult to use alone.

この問題を解決する手段として、配線の全体を高融点金
属で覆う方法が求められている。
As a means to solve this problem, there is a need for a method of covering the entire wiring with a high-melting point metal.

〔従来の技術〕[Conventional technology]

従来の方法は、特開昭64−59938号に記載のよう
に銅合金としてチタン、ジルコニウム、アルミニウム、
はう素の銅合金配線を形成後、加熱又はプラズマ中にさ
らし、表面(上面及び側面)に拡散した上記合金を形成
する物質が窒素雰囲気中で窒化物を作るというものであ
る。この窒化物が銅の耐酸化性を向上させ、銅合金は次
第に純粋になり純銅の抵抗に近づくと論じられている。
In the conventional method, titanium, zirconium, aluminum,
After forming a copper alloy wiring of boron, it is heated or exposed to plasma, and the substance forming the alloy diffused on the surface (top surface and side surfaces) forms nitride in a nitrogen atmosphere. It is argued that this nitride improves copper's oxidation resistance, making the copper alloy increasingly pure and approaching the resistance of pure copper.

本方法では、銅合金を熱処理し合金元素を表面に拡散さ
せるため、その拡散温度で他の半導体素子の特性も変化
してしまう。さらに銅は耐熱性に劣り微量酸素で酸化さ
れてしまうので高温プロセスは避けなければならない。
In this method, the copper alloy is heat-treated to diffuse the alloying elements onto the surface, so the diffusion temperature also changes the characteristics of other semiconductor elements. Furthermore, copper has poor heat resistance and is oxidized by trace amounts of oxygen, so high-temperature processes must be avoided.

よって上記プロセスで銅表面に酸化銅が形成されており
、その後の窒化処理で信頼性の高い窒化物例えばTiN
等を形成することは困難である。
Therefore, copper oxide is formed on the copper surface in the above process, and a highly reliable nitride such as TiN is formed in the subsequent nitriding process.
etc. is difficult to form.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術では、高温熱処理のプロセスを用いるため
、銅の表面(上面及び側面)の酸化、窒化物の均−性等
の問題があり、銅のもつ低抵抗。
Since the above-mentioned conventional technology uses a high-temperature heat treatment process, there are problems such as oxidation of the copper surface (top surface and side surfaces) and uniformity of nitride, and the low resistance of copper.

高耐エレクトロマイグレーション、ストレスマイグレー
ション性が劣化する可能性がある。
High electromigration resistance and stress migration properties may deteriorate.

さらに銅合金が熱処理により完全に表面に拡散するわけ
ではなく一部銅配線中に固溶する。したがって銅の表面
(上面及び側面)に安定な窒化物が形成されても内部の
銅合金の特性、抵抗及びマイグレーション性、が問題と
なる。
Furthermore, the copper alloy does not completely diffuse to the surface due to heat treatment, but is partially dissolved in the copper wiring. Therefore, even if stable nitride is formed on the copper surface (upper surface and side surfaces), the characteristics, resistance, and migration properties of the internal copper alloy become problems.

以上のような技術課題に対処するためには、エツチング
と同時に良好な側壁保護膜を形成することが考えられる
。本発明の目的は、高温の熱履歴を加えずさらに工程増
がない銅の配線方法を提案することにある。
In order to address the above technical problems, it is conceivable to form a good sidewall protective film at the same time as etching. An object of the present invention is to propose a copper wiring method that does not add high-temperature thermal history and does not require additional steps.

〔課題を解決するための手段〕[Means to solve the problem]

銅の反応性イオンエツチングを達成するためには、銅の
塩化物を生成して昇華させることが必要である。このエ
ツチングガスに高融点金属を含む塩素系ガスを用いる。
To achieve reactive ion etching of copper, it is necessary to generate and sublimate copper chloride. A chlorine gas containing a high melting point metal is used as the etching gas.

このとき同時にヘリウム。Helium at the same time.

窒素等のガスを導入してもかまわない。銅の側壁保護膜
としては、M o + W r T a g T iH
Z r等が挙げられるのでそれらの塩素系ガスを用いる
ことにより、塩素で銅をエツチングすると同時にMo、
W等の高融点金属を側壁に付着させることができる。こ
れらの塩素系ガスは通常液体であるが、エツチング室内
を減圧にすることによりガスとして導入することができ
る。トライエツチング装置は、反応性イオンエツチング
を達成できるものがよい。異方性エツチングのため側壁
以外に付着したMo、W等は塩素イオンでエツチングさ
れ、エツチング残渣として残ることはない。
A gas such as nitrogen may be introduced. As a copper sidewall protective film, M o + W r T a g T iH
By using these chlorine-based gases, copper can be etched with chlorine and at the same time Mo,
A high melting point metal such as W can be attached to the sidewall. Although these chlorine-based gases are normally liquid, they can be introduced as a gas by reducing the pressure inside the etching chamber. The tri-etching device is preferably one that can accomplish reactive ion etching. Due to anisotropic etching, Mo, W, etc. attached to areas other than the side walls are etched away by chlorine ions and do not remain as etching residues.

〔作用〕[Effect]

ドライエツチング装置内に導入された高融点金属の塩素
系ガス、例えばM o CQ sは、高周波電圧を印加
することによりプラズマ化する。プラズマ化したモリブ
デン、塩素のうち塩素は銅と反応して塩化銅を形成し昇
華する。モリブデンは銅表面に付着するが塩素と反応し
昇華する。このとき鋼の側壁に付着したモリブデンは、
塩素イオンが基板に垂直に当たるため塩素との化合物を
生成しない。最終的に銅のパターンが形成されたときモ
リブデンは、銅の側壁全体を覆うようになる。銅とモリ
ブデンは、銅の側壁全体を覆うようになる。
A chlorine-based gas of a high melting point metal, such as MoCQs, introduced into the dry etching apparatus is turned into plasma by applying a high frequency voltage. Of the molybdenum and chlorine turned into plasma, chlorine reacts with copper to form copper chloride and sublimate. Molybdenum adheres to the copper surface, but reacts with chlorine and sublimates. At this time, the molybdenum attached to the steel side wall is
Since chlorine ions hit the substrate vertically, compounds with chlorine are not generated. When the final copper pattern is formed, the molybdenum will cover the entire copper sidewall. The copper and molybdenum will now cover the entire copper sidewall.

銅とモリブデンは固溶体を作らず熱的に安定なため、銅
の抵抗変動、高エレクトロマイグレーション、ストレス
マイグレーション耐性を劣化させる、ことはない。
Copper and molybdenum do not form a solid solution and are thermally stable, so they do not degrade copper's resistance fluctuations, high electromigration, or stress migration resistance.

〔実施例〕〔Example〕

以下、本発明の実施例を第1図により説明する。 Embodiments of the present invention will be described below with reference to FIG.

エツチングガスとしてM o Ca2を用いた場合につ
いて説明する。シリコン基板4上にシリコン酸化膜3を
成長させ、その上に銅2を例えば500nm付着させる
。銅2の付着方法は例えばDCマグネトロンスパッタ法
で、10 m Torr(7) A r i X圧力で
、DC4KWとする。その後通常の露光方法でレジスト
1をパターニングする(第1図(a))。
A case where Mo Ca2 is used as the etching gas will be explained. A silicon oxide film 3 is grown on a silicon substrate 4, and copper 2 is deposited thereon to a thickness of, for example, 500 nm. The method of depositing the copper 2 is, for example, a DC magnetron sputtering method at a pressure of 10 m Torr (7) A r i X and a DC 4 KW. Thereafter, the resist 1 is patterned using a normal exposure method (FIG. 1(a)).

DCマグネトロンでスパッタリングする銅のターゲット
は、純銅でも銅合金でもかまわない。このときの銅合金
とは、銅の耐エレクトロマイグレーション性、耐ストレ
スマイグレーション性、さらには耐腐食性、耐酸化性を
向上させる元素が望ましい。−例として銀、アルミニウ
ム、ニッケル。
The copper target for sputtering with a DC magnetron may be pure copper or a copper alloy. The copper alloy at this time is preferably an element that improves electromigration resistance, stress migration resistance, corrosion resistance, and oxidation resistance of copper. - Examples include silver, aluminum, and nickel.

鉄、亜鉛、ジルコニウム等が挙げられる。Examples include iron, zinc, and zirconium.

次に(b)に示すように、高融点金属の塩素系ガス例え
ばMoCQ56を導入し銅2を反応性イオンエツチング
する。このとき基板上にRFを例えば100W印加する
。MoCf156の流量は例えば2 Q sccmとす
る。このときの圧力を例えば5paとする。エツチング
ガスには、プラズマの安定性2熱伝導性、エツチング残
渣等の問題を考慮するとヘリウム、窒素等を同時に導入
することが望ましい。プラズマ化したMo、CQはRF
バイアスにより基板上に直進する。銅2は直進する塩素
イオンの影響で異方性を帯びてくる。モリブデン5は全
面に付着するが、側壁以外に付着したものは塩素イオン
によりエツチングされる。側壁のモリブデン5も等方的
な塩素ラジカルにより数nmエツチングされるが大部分
は残る。
Next, as shown in (b), a high melting point metal chlorine gas such as MoCQ56 is introduced to reactively ion-etch the copper 2. At this time, RF of 100 W, for example, is applied onto the substrate. The flow rate of MoCf156 is, for example, 2 Q sccm. The pressure at this time is, for example, 5 pa. In consideration of problems such as plasma stability, thermal conductivity, and etching residue, it is desirable to simultaneously introduce helium, nitrogen, etc. into the etching gas. Plasma Mo, CQ is RF
It moves straight onto the substrate due to the bias. Copper 2 becomes anisotropic due to the influence of chlorine ions traveling straight. Molybdenum 5 adheres to the entire surface, but any portion other than the side walls is etched away by chlorine ions. The molybdenum 5 on the side wall is also etched by several nm by isotropic chlorine radicals, but most of it remains.

(c)は銅2のエツチングが終了し側壁にモリブデン5
が付着し、レジスト1を除去した形状である。この方法
を用いることで、今まで課題であった銅の耐酸化性、耐
腐食性がモリブデン5で保護されるので向上する。モリ
ブデン5の側壁膜厚はエツチング時間、MoCQr+流
量等により決まるが銅の保護効果、線幅等を考慮すると
数+nmが望ましい。
(c) shows that after the etching of copper 2 has been completed, molybdenum 5 is attached to the side wall.
This is the shape in which resist 1 has been removed. By using this method, the oxidation resistance and corrosion resistance of copper, which have been problems until now, are improved because they are protected by molybdenum 5. The side wall thickness of molybdenum 5 is determined by the etching time, MoCQr+flow rate, etc., but it is preferably several nm+ when considering the protective effect of copper, line width, etc.

次に第2図に示すように銅2の全面(上下面及び側面)
をモリブデン5.5a、5bで覆う場合を説明する。シ
リコン酸化膜3上に銅2との密着性及び銅2とシリコン
基板4との反応を防止するために、モリブデン5bを例
えばDCマグネトロンスパッタ法により例えば1100
n被着する。
Next, as shown in Figure 2, the entire surface of copper 2 (top, bottom and side surfaces)
A case will be described in which the molybdenum is covered with molybdenum 5.5a and 5.5b. In order to improve the adhesion with the copper 2 and to prevent the reaction between the copper 2 and the silicon substrate 4, molybdenum 5b is deposited on the silicon oxide film 3 using, for example, a DC magnetron sputtering method.
n deposited.

このときのスパッタリング条件は例えば1.0 mTo
rrのAr圧力でDCIKWとする。次に第1図(a)
と同様な方法で銅2を例えば500nm被着する。次に
上記と同様な方法でモリブデン5aを1100n被着す
る。この銅2の上面のモリブデン5aは、レジスト1と
銅2との反応防止、パターニング後のレジスト1除去時
の酸素プラズマによる銅2の酸化防止、あるいは露光時
の反射防止膜等に用いられる。その後レジスト1をバタ
ーニングする。このモリブデン5a/銅2/モリブデン
5bの3層構造をエツチングする・(b)は第1図(b
)と同様な方法でM o CQ 5ガスによりモリブデ
ン5a、銅2.モリブデン5bとエツチングする。
The sputtering conditions at this time are, for example, 1.0 mTo.
DCIKW is set at an Ar pressure of rr. Next, Figure 1(a)
Copper 2 is deposited to a thickness of, for example, 500 nm in a similar manner. Next, 1100 nm of molybdenum 5a is deposited in the same manner as above. The molybdenum 5a on the upper surface of the copper 2 is used to prevent the reaction between the resist 1 and the copper 2, to prevent the copper 2 from being oxidized by oxygen plasma when the resist 1 is removed after patterning, or as an antireflection film during exposure. After that, resist 1 is patterned. This three-layer structure of molybdenum 5a/copper 2/molybdenum 5b is etched.
), molybdenum 5a, copper 2. Etch with molybdenum 5b.

(c)はエツチングが終了し、レジスト1を酸素プラズ
マで除去した形状である。このとき銅2の上面はモリブ
デン5aで覆っているので酸化の問題はない。このよう
に銅2の全面(上下面及び側面)をモリブデン5a、5
,5bで覆っているので外部からの腐食、酸化に強くさ
らに銅2の耐エレクトロマイグレーション性、耐ストレ
スマイグレーション性にも強い構造となる。
(c) shows the shape after etching has been completed and the resist 1 has been removed using oxygen plasma. At this time, since the upper surface of the copper 2 is covered with molybdenum 5a, there is no problem of oxidation. In this way, the entire surface (upper and lower surfaces and side surfaces) of copper 2 is covered with molybdenum 5a, 5
, 5b, the structure is strong against external corrosion and oxidation, and is also strong against electromigration and stress migration of the copper 2.

その後(d)に示すように通常のCVD法により眉間絶
縁膜、例えばシリコン酸化膜6を被着しても、耐熱性の
高いモリブデンで全面を覆っているので銅2の酸化の問
題はない。
Thereafter, even if a glabellar insulating film, for example a silicon oxide film 6, is deposited by the usual CVD method as shown in FIG. 2(d), there is no problem of oxidation of the copper 2 because the entire surface is covered with highly heat-resistant molybdenum.

第3図は銅2の側壁の保護膜がない場合と全面をモリブ
デン5で覆う場合幅2μm、長さ2■。
Figure 3 shows the case where there is no protective film on the side wall of copper 2 and when the entire surface is covered with molybdenum 5, the width is 2 μm and the length is 2 mm.

厚さ500nmの配線を形成し両端の抵抗を測定するパ
ターンを示す。(a)がCQ 2でエツチングした場合
、(b)がM o CQ sでエツチングした場合を示
す。(c)は上から見た(a)(b)の配線パターンで
ある。
A pattern is shown in which a wiring with a thickness of 500 nm is formed and the resistance at both ends is measured. (a) shows the case when etched with CQ 2, and (b) shows the case when etched with Mo CQ s. (c) is the wiring pattern of (a) and (b) seen from above.

第4図は第3図の方法で形成した配線パターンの耐熱性
を評価した結果である。200℃に基板を加熱し1両端
の抵抗を測定した。保護膜のない配線は加熱時間と共に
抵抗が上昇する。一方保護膜のある配線では抵抗変化が
ほとんどない。例えば加熱時間2分では、保護膜ありの
場合0.3%保護膜なしの場合4.5%抵抗が上昇して
いる。
FIG. 4 shows the results of evaluating the heat resistance of the wiring pattern formed by the method shown in FIG. The substrate was heated to 200° C. and the resistance at both ends was measured. The resistance of wiring without a protective film increases with heating time. On the other hand, wiring with a protective film has almost no resistance change. For example, when the heating time is 2 minutes, the resistance increases by 0.3% with the protective film and by 4.5% without the protective film.

側壁のモリブデンにより耐熱性が高くなったことを示し
ている。
This indicates that the molybdenum on the side walls has increased heat resistance.

第5図は第4図と同様のパターンを用い酸素プラズマ中
にさらした後の抵抗変化を調べたものである。酸素プラ
ズマ条件はl OOW、 0.5Torr。
FIG. 5 shows an investigation of resistance changes after exposure to oxygen plasma using a pattern similar to that of FIG. 4. Oxygen plasma conditions were 1 OOW and 0.5 Torr.

2Q/winとした。第4図は同様に保護膜のない配線
は徐々に抵抗が上昇するのに比べ保護膜のある配線は、
はとんど変わらない。
2Q/win. Figure 4 similarly shows that the resistance of wiring without a protective film gradually increases, while that of wiring with a protective film gradually increases.
remains almost unchanged.

以上第4図、第5図より側壁保護膜を設けることにより
、銅の耐熱性、耐酸素プラズマ性が向上し信頼性の高い
銅配線を形成することができる。
As can be seen from FIGS. 4 and 5, by providing the sidewall protective film, the heat resistance and oxygen plasma resistance of copper are improved, and a highly reliable copper wiring can be formed.

〔発明の効果〕〔Effect of the invention〕

本発明によれば銅のトライエツチングと同時に側壁の保
護膜を形成できるので工程の短縮につながる。さらに形
成方法がスパッタリング法なので他の半導体素子に与え
る熱的影響も少ない。
According to the present invention, the sidewall protective film can be formed at the same time as copper tri-etching, leading to a reduction in process steps. Furthermore, since the formation method is a sputtering method, there is little thermal influence on other semiconductor elements.

また純銅を保護するプロセスなので、低抵抗。In addition, the process protects pure copper, resulting in low resistance.

高耐マイグレーション性を劣化させることがない。High migration resistance does not deteriorate.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は銅の単層膜をM o CQ 5でトライエツチ
ングしたときの断面図、第2図は銅の上下面にMoを被
着し、その後M o CQ 5でドライエツチングした
ときの断面図、第3図(a)(b)はドライエツチング
ガスに高融点金属の塩素系ガスを用いたときと用いない
ときの断面図、(c)は抵抗測定用のパターンと測定方
法を示す図、第4図は第3図(a)(b)構造のパター
ンの耐熱性を示す図、第5図は耐酸素プラズマ性を示す
図である。 1・・・レジスト、2・・銅、3・・シリコン酸化膜、
4・・・シリコン基板、5,5a、5b・・・モリブデ
ン、6 シリコン酸化膜。
Figure 1 is a cross-sectional view of a copper single-layer film tri-etched with Mo CQ 5, and Figure 2 is a cross-sectional view of a copper single-layer film tri-etched with Mo CQ 5. Figures 3(a) and 3(b) are cross-sectional views with and without using a chlorine-based gas of a high-melting point metal as the dry etching gas, and (c) is a diagram showing the resistance measurement pattern and measurement method. , FIG. 4 is a diagram showing the heat resistance of the pattern of the structure shown in FIGS. 3(a) and 3(b), and FIG. 5 is a diagram showing the oxygen plasma resistance. 1...Resist, 2...Copper, 3...Silicon oxide film,
4... Silicon substrate, 5, 5a, 5b... Molybdenum, 6 Silicon oxide film.

Claims (1)

【特許請求の範囲】 1、少なくとも銅を含む配線を形成する方法において、
シリコン酸化膜上に銅を被着させる工程と、該工程を経
たのちレジストをパターニングする工程と該工程を経た
のち高融点金属を含む塩素系ガスで銅をドライエッチン
グする工程とを具備することを特徴とする銅配線の形成
方法。 2、少なくとも銅を含む配線を形成する方法において、
銅の拡散バリアメタル上に銅を被着させる工程と、該工
程を経たのち再び銅の拡散バリアメタルを被着させる工
程と該工程を経たのち、レジストをパターニングする工
程と、該工程を経たのち高融点金属を含む塩素系ガスで
該3層膜をドライエッチングする工程とを具備すること
を特徴とする銅配線の形成方法。 3、請求項2記載の高融点金属を含む塩素系ガスは、M
oCl_5、WCl_5、TaCl_4、TiCl_4
、ZrCl_4のうち少なくとも1つと他の塩素系ガス
を用いることを特徴とする銅配線の形成方法。 4、エッチングガスには、請求項3記載の高融点金属を
含む塩素系ガスとヘリウム、窒素のうち少なくとも1つ
を用いることを特徴とする銅配線の形成方法。 5、請求項3記載の他の塩素系ガスには、Cl_2、C
Cl_4、SiCl_4、BCl_3のうち少なくとも
一つを用いることを特徴とする銅配線の形成方法。
[Claims] 1. A method for forming wiring containing at least copper,
The method includes a step of depositing copper on a silicon oxide film, a step of patterning a resist after this step, and a step of dry etching the copper with a chlorine-based gas containing a high melting point metal after this step. Characteristic copper wiring formation method. 2. In a method of forming a wiring containing at least copper,
A process of depositing copper on a copper diffusion barrier metal, a process of depositing a copper diffusion barrier metal again after passing through this process, a process of patterning a resist after passing through this process, and a process of patterning a resist after passing through this process. A method for forming a copper wiring, comprising the step of dry etching the three-layer film with a chlorine-based gas containing a high melting point metal. 3. The chlorine-based gas containing a high melting point metal according to claim 2 is M
oCl_5, WCl_5, TaCl_4, TiCl_4
, ZrCl_4 and another chlorine-based gas. 4. A method for forming a copper wiring, characterized in that the etching gas is at least one of the chlorine-based gas containing the refractory metal according to claim 3, helium, and nitrogen. 5. Other chlorine-based gases according to claim 3 include Cl_2, C
A method for forming a copper interconnection characterized by using at least one of Cl_4, SiCl_4, and BCl_3.
JP22262290A 1990-08-27 1990-08-27 Method of forming copper wiring Expired - Fee Related JP2880274B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22262290A JP2880274B2 (en) 1990-08-27 1990-08-27 Method of forming copper wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22262290A JP2880274B2 (en) 1990-08-27 1990-08-27 Method of forming copper wiring

Publications (2)

Publication Number Publication Date
JPH04106930A true JPH04106930A (en) 1992-04-08
JP2880274B2 JP2880274B2 (en) 1999-04-05

Family

ID=16785340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22262290A Expired - Fee Related JP2880274B2 (en) 1990-08-27 1990-08-27 Method of forming copper wiring

Country Status (1)

Country Link
JP (1) JP2880274B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013111225A1 (en) * 2012-01-26 2013-08-01 パナソニック株式会社 Thin film transistor array apparatus and el display apparatus using same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013111225A1 (en) * 2012-01-26 2013-08-01 パナソニック株式会社 Thin film transistor array apparatus and el display apparatus using same
JPWO2013111225A1 (en) * 2012-01-26 2015-05-11 パナソニック株式会社 Thin film transistor array device and EL display device using the same

Also Published As

Publication number Publication date
JP2880274B2 (en) 1999-04-05

Similar Documents

Publication Publication Date Title
JPH0819516B2 (en) Method and structure for forming thin film alpha Ta
JPH04259242A (en) Manufacture of semiconductor device
JPH05347271A (en) Formation of titanium silicide capped by oxide
JPH04106930A (en) How to form copper wiring
JP2002026021A (en) Method for forming metal pattern of semiconductor device
JPH09283463A (en) Barrier metal layer and method of forming the same
JPS6312152A (en) Semiconductor device and manufacture thereof
US4992152A (en) Reducing hillocking in aluminum layers formed on substrates
JP3085745B2 (en) Method for manufacturing semiconductor device
JPH025521A (en) Manufacture of semiconductor device
JPH05175157A (en) Method for forming titanium compound
JPH01234578A (en) Dry etching method for thin copper film
JPH0864676A (en) Method for manufacturing semiconductor device
JP3321896B2 (en) Al-based material forming method, Al-based wiring structure, method of manufacturing semiconductor device, and semiconductor device
JPH02186634A (en) Manufacture of integrated circuit device
JPH0442537A (en) Semiconductor device and manufacture thereof
JPH07201779A (en) Electrode wiring and method of forming the same
JPS62265718A (en) Manufacture of semiconductor device
JPH0786285A (en) Wiring pattern and method of forming the same
JPH01270333A (en) Manufacture of semiconductor device
JPH01102938A (en) Manufacture of semiconductor integrated circuit
JPH08181147A (en) Formation of wiring made mainly of copper
JPH06275622A (en) Wiring structure manufacturing method
JPH03285330A (en) Formation of contact plug of semiconductor element
JPH02170431A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees